Trung tâm hỗ trợ IP giao diện bộ nhớ ngoài
Trang hỗ trợ Giao diện Bộ nhớ ngoài (EMIF) cung cấp quy trình thiết kế từ đầu đến cuối cho FPGAs.
Giới thiệu
Trung tâm hỗ trợ Giao diện bộ nhớ ngoài (EMIF) cung cấp tài nguyên cho các thiết bị Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 và Cyclone® 10.
Bạn sẽ tìm thấy thông tin về cách lập kế hoạch, thiết kế, triển khai và xác minh giao diện bộ nhớ ngoài của mình. Bạn cũng sẽ tìm thấy gỡ lỗi, đào tạo và các tài liệu tài nguyên khác trên trang này.
Nhận hỗ trợ bổ sung cho Thiết kế giao thức giao diện FPGA Agilex™ 7 và Thiết kế giao diện FPGA Agilex™ 5. Các hành trình có hướng dẫn từng bước này cho các quy trình phát triển tiêu chuẩn cung cấp các tài nguyên và tài liệu quan trọng chính.
Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.
1. Lựa chọn thiết bị
Cách chọn thiết bị
Có hai công cụ để giúp bạn chọn FPGA dựa trên yêu cầu bộ nhớ của bạn:
|
Bộ chọn thiết bị EMIF |
Công cụ ước tính thông số kỹ thuật EMIF |
|---|---|---|
Tính năng |
|
|
Hỗ trợ thiết bị |
|
|
Tài nguyên |
||
Công cụ EMIF |
Cách chọn Tài sản Trí tuệ (IP) Bộ nhớ Ngoài
Để tìm hiểu về các tài sản trí tuệ (IP) bộ nhớ khác nhau có sẵn, hãy tham khảo chương trình đào tạo trực tuyến sau:
Khóa đào tạo |
Thiết bị được hỗ trợ | Sự miêu tả |
|---|---|---|
| Giới thiệu về giao diện bộ nhớ | Agilex™ 7 · Chuỗi F và Chuỗi I
|
Khóa đào tạo này là phần 1/4. Phần đầu tiên của khóa đào tạo này giới thiệu các tùy chọn bộ nhớ có sẵn và mô tả cách kiến trúc của các thiết bị này tạo ra hiệu suất như vậy. Các khóa đào tạo bổ sung trong loạt bài này là Tích hợp Giao diện Bộ nhớ (phần 2) và Xác minh Giao diện Bộ nhớ (phần 3) và Gỡ lỗi Trên Chip (phần 4) |
| Agilex™ 5 | Khóa học này bao gồm các tùy chọn giao diện bộ nhớ ngoài khác nhau có sẵn, cũng như các tính năng bộ điều khiển bộ nhớ cứng và kiến trúc cho Stratix® 10 và Arria® 10 FPGAs. |
|
| Bộ nhớ DDR5 và IP giao diện bộ nhớ | Agilex™ 5 | Khóa đào tạo này bao gồm bản ghi "Bộ nhớ DDR5 và IP Giao diện Bộ nhớ Hỏi chuyên gia". Trong phiên này, các kỹ sư của FPGA Apps thảo luận về công nghệ bộ nhớ DDR5 và trả lời các câu hỏi về DDR5 và IP giao diện bộ nhớ. |
Giao diện bộ nhớ băng thông cao (HBM2): Giới thiệu, Kiến trúc |
Stratix® 10 MX | Khóa học này bao gồm các lợi ích của việc tích hợp Bộ nhớ băng thông cao vào các thiết bị FPGA Stratix® 10 MX, các tính năng và tùy chọn cho bộ điều khiển HBM cứng và cách tạo IP HBM2. |
Giao diện bộ nhớ băng thông cao (HBM2) trong: Các tính năng HBMC |
Stratix® 10 MX | Khóa học này bao gồm các tính năng và tùy chọn cho bộ điều khiển HBM cứng và giao diện Arm * AMBA 4 AXI giữa bộ điều khiển và logic người dùng. |
2. Hướng dẫn sử dụng và Tài liệu
Cách tìm thông tin trên IP EMIF
Để biết thông tin về Sở hữu trí tuệ (IP) giao diện bộ nhớ ngoài (EMIF), hãy tham khảo Hướng dẫn sử dụng IP giao diện bộ nhớ ngoài sau:
- Vui lòng tham khảo Phần 'Hướng dẫn sử dụng'
| Loại nội dung | Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 | Thiết bị Agilex™ 3 Stratix® | 10 Thiết bị | Arria® 10 Thiết bị | Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|---|---|
| Hướng dẫn sử dụng IP | |||||||
| Hướng dẫn Sử dụng Ví dụ Thiết kế | -
|
||||||
| Hướng dẫn sử dụng FPGA PHY Lite | - | ||||||
| Hướng dẫn sử dụng FPGA HBM2 | - | - | - | - | - | - | |
| Ghi chú Phát hành | |||||||
| Tệp Pin-Out |
3. Tạo IP EMIF
Cách tạo IP EMIF
Để biết thông tin chi tiết về các tham số Sở hữu trí tuệ (IP) Giao diện bộ nhớ ngoài (EMIF), hãy tham khảo các phần dành riêng cho giao thức sau trong Hướng dẫn sử dụng IP EMIF sau:
Chủ đề |
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 | Stratix® 10 Thiết bị |
Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|---|
Mô tả thông số IP EMIF |
||||||
Lưu ý: Để biết thêm thông tin về Cách tạo IP EMIF, hãy tham khảo phần Hướng dẫn sử dụng và Khóa đào tạo và Video bên dưới. |
||||||
Cách thực hiện mô phỏng chức năng
| Chủ đề | Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Agilex™ 5 Thiết bị | Stratix® 10 Thiết bị | Stratix® Thiết bị 10 MX | Arria® 10 Thiết bị | Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|---|---|
| Mô phỏng hướng dẫn sử dụng giao diện bộ nhớ ngoài | Mô phỏng IP bộ nhớ | ||||||
| Tạo mô phỏng EMIF Hướng dẫn sử dụng Ví dụ thiết kế | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng | Ví dụ thiết kế cho mô phỏng |
| Lưu ý: Để biết thông tin về cách xác minh thiết kế EMIF, hãy tham khảo phần 'Khóa đào tạo và Video' cho khóa học 'Xác minh IP Giao diện Bộ nhớ'. | |||||||
Nơi tìm Thông tin về Tài nguyên FPGA và Vị trí ghim
Để biết thông tin chi tiết về chân Giao diện bộ nhớ ngoài (EMIF), hãy tham khảo các phần dành riêng cho giao thức sau trong Hướng dẫn sử dụng Tài sản trí tuệ (IP) EMIF sau:
Chủ đề |
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 | Stratix® 10 Thiết bị |
Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|---|
Lập kế hoạch tài nguyên và chân EMIF |
Công cụ vẽ thiết kế giao diện
Để biết thông tin về Công cụ lập kế hoạch giao diện để gán vị trí nguồn lực, hãy tham khảo khóa đào tạo trực tuyến sau đây.
Khóa đào tạo |
Sự miêu tả |
|---|---|
Thiết kế hệ thống I/O nhanh chóng & dễ dàng với công cụ vẽ thiết kế giao diện |
Khóa học này bao gồm cách triển khai sơ đồ tầng tài nguyên thiết kế bằng cách sử dụng Công cụ lập kế hoạch giao diện. Tìm hiểu về Công cụ lập kế hoạch giao diện, trước đây gọi là BluePrint, một công cụ dễ sử dụng trong phần mềm Quartus® Prime Pro Edition sử dụng sức mạnh của Fitter để tạo sơ đồ tầng hợp pháp trong vài phút. |
Tài nguyên bổ sung cho PHY Lite cho giao diện song song
| Chủ đề | Mô tả | thiết bị được hỗ trợ |
|---|---|---|
| Hướng dẫn sử dụng PHY Lite cho Giao diện song song FPGA IP |
|
Công dụng chính của PHY Lite cho các IP Giao diện song song được sử dụng để xây dựng các khối PHY giao diện bộ nhớ tùy chỉnh. Tham khảo hướng dẫn sử dụng này để biết hướng dẫn giao diện với các giao thức như DDR2, LPDDR2, LPDDR, TCAM, Flash, ONFI (chế độ đồng bộ) và DDR di động. PHY Lite cho giao diện song song FPGA IP phù hợp với các giao diện song song đơn giản. |
4. Thiết kế và mô phỏng bo mạch
Nơi tìm thông tin về cách bố trí và thiết kế bo mạch
Để biết thông tin thiết kế và bố trí bo mạch Giao diện bộ nhớ ngoài (EMIF) chi tiết, hãy tham khảo các phần dành riêng cho giao thức sau trong Hướng dẫn sử dụng Tài sản trí tuệ (IP) EMIF sau:
Chủ đề |
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 | Stratix® 10 Thiết bị |
Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|---|
Hướng dẫn thiết kế bo mạch EMIF |
Cách thực hiện mô phỏng bo mạch/kênh
Để biết thông tin về đo lường nhiễu liên ký hiệu ghi và đọc (ISI) và nhiễu xuyên âm, sắp xếp các chân Lệnh, Địa chỉ, Điều khiển và Dữ liệu cũng như các hạn chế về vị trí ngân hàng I/O, hãy tham khảo các nguyên tắc sau:
Cách tính độ lệch bo mạch và tổn thất kênh
Hai công cụ có sẵn để giúp bạn tính toán độ lệch bo mạch và tổn thất kênh:
Chủ đề |
Công cụ tham số lệch bo mạch |
Công cụ tính toán tổn thất kênh |
|---|---|---|
Tính năng |
|
|
Hỗ trợ |
|
|
Công cụ |
Tìm thông tin về thời gian đóng cửa ở đâu
Để biết thông tin về thời gian đóng giao diện bộ nhớ ngoài (EMIF), hãy tham khảo phần sau trong Hướng dẫn sử dụng Tài sản trí tuệ (IP) EMIF.
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 | Stratix® 10 Thiết bị |
Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|
5. Gỡ lỗi
Cách gỡ lỗi thiết kế giao diện bộ nhớ ngoài
Để biết thông tin về gỡ lỗi tài sản trí tuệ (IP) giao diện bộ nhớ ngoài (EMIF), hãy tham khảo phần sau trong Hướng dẫn sử dụng IP EMIF.
| Thiết bị Agilex™ 7 Thiết | bị Agilex™ 5 Stratix® | 10 Thiết bị | Arria® 10 Thiết bị | Cyclone® 10 Thiết bị |
|---|---|---|---|---|
Cách sử dụng Bộ công cụ gỡ lỗi EMIF
Khóa đào tạo |
Sự miêu tả |
|---|---|
Bộ công cụ EMIF và Bộ công cụ gỡ lỗi trên chip của IP giao diện bộ nhớ trong thiết bị FPGA |
Khóa học này bao gồm cách thực hiện gỡ lỗi bằng Bộ công cụ EMIF hoặc Bộ công cụ gỡ lỗi trên chip, cách sử dụng Trình tạo lưu lượng 2.0 và định cấu hình nhiều thiết kế giao diện bộ nhớ để tương thích với các công cụ gỡ lỗi này. |
Mô tả các tính năng, hỗ trợ và khả năng truy cập của Bộ công cụ gỡ lỗi EMIF: |
|
|---|---|
Tính năng |
|
Hỗ trợ |
|
Tiếp cận |
|
Tập lệnh Thực thi Lệnh Hộp thư
Hướng dẫn từng bước:
| Chủ đề | Mô tả | thiết bị được hỗ trợ |
|---|---|---|
| Tập lệnh Hộp thư Giao diện Bộ nhớ Ngoài (EMIF) | Thiết bị Agilex™ 7 dòng M Thiết bị Agilex™ 5 |
Tập lệnh Truy cập Hộp thư có sẵn để cho phép bạn kiểm tra việc thực thi lệnh. Để biết hướng dẫn từng bước về cách thực hiện truy cập Hộp thư, hãy tham khảo hướng dẫn sử dụng sau: |
Tối ưu hóa hiệu suất bộ điều khiển
Để biết thông tin về hiệu suất và hiệu quả của bộ điều khiển, hãy tham khảo phần sau trong Hướng dẫn Sử dụng Sở hữu Trí tuệ (IP) Giao diện Bộ nhớ Ngoài (EMIF).
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Stratix® 10 Thiết bị |
Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|
Tài nguyên gỡ lỗi EMIF bổ sung
| Chủ đề | Mô tả | thiết bị được hỗ trợ |
|---|---|---|
| Hướng dẫn sử dụng Traffic Generator 2.0 | Thiết bị Agilex™ 7 F-Series và I-Series | Trình tạo lưu lượng truy cập 2.0 cho phép bạn kiểm tra và gỡ lỗi giao diện bộ nhớ ngoài của mình thông qua các mẫu thử nghiệm và lưu lượng truy cập có thể tùy chỉnh. Tham khảo hướng dẫn và video sau để biết thông tin chi tiết về cách sử dụng tính năng Trình tạo lưu lượng 2.0. |
| Video trình tạo lưu lượng ví dụ EMIF | Arria® 10 Thiết bị | Tìm hiểu cách triển khai các mẫu thử nghiệm khác nhau trên trình tạo lưu lượng Arria 10 cho giao diện bộ nhớ ngoài. |
| Hướng dẫn sử dụng gỡ lỗi nhiều giao diện bộ nhớ | Arria® 10 Thiết bị | Để biết hướng dẫn từng bước về cách kết nối nhiều giao diện bộ nhớ daisy-chain để tương thích với Bộ công cụ gỡ lỗi EMIF, hãy tham khảo hướng dẫn sử dụng sau. |
6. Các khóa đào tạo
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Stratix® 10 Thiết bị | Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|
Hướng dẫn sử dụng được đề xuất bổ sung
Để biết thông tin về Sở hữu trí tuệ (IP) giao diện bộ nhớ ngoài (EMIF), hãy tham khảo Hướng dẫn sử dụng IP EMIF sau đây.
Thiết bị Agilex™ 7 Chuỗi F và Chuỗi I |
Thiết bị Agilex™ 7 Dòng M |
Thiết bị Agilex™ 5 Stratix® | 10 thiết bị | Arria® 10 Thiết bị |
Cyclone® 10 Thiết bị |
|---|---|---|---|---|---|
Cách tìm hiểu về các vấn đề đã biết liên quan đến EMIF
Để biết thông tin về các vấn đề hiện tại và đã biết liên quan đến IP EMIF, hãy tham khảo Cơ sở Kiến thức:
Tài liệu bổ sung
Danh sách toàn diện các thiết bị FPGA và bộ sưu tập sản phẩm được phân loại theo các giai đoạn vòng đời sản phẩm.
Các khóa đào tạo bổ sung cho giao diện bộ nhớ ngoài
Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.