Trung tâm hỗ trợ IP PHY bộ thu phát

Trung tâm hỗ trợ IP PHY Bộ thu phát cung cấp thông tin về cách chọn, thiết kế và triển khai các liên kết IP PHY của Bộ thu phát.

Trung tâm hỗ trợ IP PHY Bộ thu phát cung cấp thông tin về cách chọn, thiết kế và triển khai các liên kết thu phát cho các thiết bị Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 và Cyclone® 10. Ngoài ra còn có các hướng dẫn về cách hiển thị hệ thống của bạn và gỡ lỗi các liên kết thu phát. Trang này được sắp xếp thành các danh mục phù hợp với quy trình thiết kế hệ thống thu phát tốc độ cao từ đầu đến cuối.

Nhận hỗ trợ bổ sung cho Thiết kế giao thức giao diện FPGA Agilex™ 7 và Thiết kế giao thức giao diện FPGA Agilex™ 5, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.

Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.

Bắt đầu

1. Lựa chọn thiết bị và IP

Tôi nên sử dụng dòng thiết bị FPGA nào?

Bảng 1 - Hỗ trợ tính năng và biến thể thiết bị
Thiết bị		Agilex™ 7 ·	Stratix® 10			Arria® 10			Cyclone® 10
Biến thể thiết bị		AGF E-Tile	GX/SX L-Tile	GX/SX H-Tile	Ngói điện tử MX/TX	SX(3)	GX(3)	GT(4)	GX
Tốc độ dữ liệu tối đa (Chip-to-Chip)(1)(7)	Kênh GX	-	-	17.4 Gb / giây	-	17.4 Gb / giây	17.4 Gb / giây	17.4 Gb / giây	12.5 Gb / giây
	Kênh GXT	-	26,6 Gb / giây	28,3 Gb / giây	28,3 Gb / giây	-	-	25,8 Gb / giây	-
	Kênh GXE	28,9 Gb / giây (NRZ) 57,8 Gb / giây (PAM4)	-	-	28,9 Gb / giây (NRZ) 57,8 Gb / giây (PAM4)	-	-	-	-
Tốc độ dữ liệu tối đa (Bảng nối đa năng)(8)	Kênh GX	-	12.5 Gb / giây	28,3 Gb / giây	28,3 Gb / giây	12.5 Gb / giây	12.5 Gb / giây	12.5 Gb / giây	6,6Gb / giây
	Kênh GXT	-	12.5 Gb / giây	28,3 Gb / giây	28,3 Gb / giây	-	12.5 Gb / giây	12.5 Gb / giây	-
	Kênh GXE	28,9 Gb / giây (NRZ) 57,8 Gb / giây (PAM4)	-	-	28,9 Gb / giây (NRZ) 57,8 Gb / giây (PAM4)	-	-	-	-
Kênh tối đa trên mỗi thiết bị	Kênh GX	-	96	96	-	96	72	72	12
	Kênh GXT	-	32	64	24	-	6	6	-
	Kênh GXE	24 (và 32 P-Tile)	-	-	120	-	-	-	-
IP cứng	Một PCIe Gen2 x4 trên mỗi thiết bị.	Ethernet 10G/25G/100G với tùy chọn 1588 + RS-FEC (528, 514)/RS-FEC (544, 514)	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	MACup Ethernet 50/100 Gbps lên đến 4 trên mỗi thiết bị PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị SR-IOV (bốn PF/2K VF) (6)	Ethernet 10G/25G/100G với tùy chọn 1588 + RS-FEC (528, 514)/RS-FEC (544, 514)	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe* Gen3 x8 tối đa 4 trên mỗi thiết bị
IP cứng	Hỗ trợ SR-IOV không khả dụng.		PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị			PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe Gen3 x16 lên đến 4 trên mỗi thiết bị	PCIe* Gen3 x8 tối đa 4 trên mỗi thiết bị
Ghi chú: Các giá trị hiển thị trong bảng trên dành cho các chế độ nguồn tiêu chuẩn. Ở chế độ năng lượng giảm, tốc độ dữ liệu tối đa cho Arria® kênh thiết bị 10 GX (từ chip đến chip) là 11,3 Gbps. Vì các kênh thu phát GT được thiết kế cho hiệu suất cao nhất, chúng không có chế độ hoạt động giảm công suất. Để vận hành các kênh thu phát GX ở tốc độ dữ liệu được chỉ định ở chế độ năng lượng tiêu chuẩn và giảm, hãy sử dụng các nguồn điện lõi và ngoại vi tương ứng. Để biết thêm chi tiết, hãy tham khảo Bảng dữ liệu thiết bị Arria® 10. Bộ thu phát thiết bị Arria® 10 và Stratix® 10 có thể hỗ trợ tốc độ dữ liệu dưới 1,0 Gbps thông qua lấy mẫu quá mức. Đối với các biến thể thiết bị SX và GX, tốc độ dữ liệu thu phát tối đa được chỉ định cho cấp tốc độ thu phát nhanh nhất (–1). Tham khảo Bảng dữ liệu thiết bị để biết thông số kỹ thuật cấp tốc độ thấp hơn. Đối với các biến thể thiết bị GT, tốc độ dữ liệu bộ thu phát tối đa được chỉ định cho cấp tốc độ thu phát (-1). Tham khảo Bảng dữ liệu thiết bị để biết thông số kỹ thuật cấp tốc độ thấp hơn. Stratix® 10 bộ thu phát thiết bị có cả loại kênh thu phát GX và GXT. Để biết chi tiết, hãy tham khảo Hướng dẫn sử dụng PHY Bộ thu phát 10 L-/H-Tile Stratix®. SR-IOV là viết tắt của Single-Root Input Output Virtualization. Bộ thu phát thiết bị Arria® 10 và Stratix® 10 có thể hỗ trợ tốc độ dữ liệu dưới 1,0 Gbps thông qua lấy mẫu quá mức. Các ứng dụng bảng nối đa năng đề cập đến những ứng dụng yêu cầu cân bằng nâng cao, chẳng hạn như cân bằng phản hồi quyết định (DFE) được kích hoạt để bù đắp cho việc mất kênh.

Xem tất cả Hiện ít hơn

Bảng dữ liệu thiết bị FPGA

Tài nguyên bổ sung

Tham khảo chương Tổng quan của các hướng dẫn sử dụng sau:

Chủ đề	Agilex™ 7	Stratix® 10	Arria® 10	Cyclone® 10
Tài nguyên bổ sung	Hướng dẫn sử dụng PHY bộ thu phát E-Tile	Stratix® Hướng dẫn sử dụng PHY bộ thu phát 10 L- và H-Tile Hướng dẫn sử dụng PHY bộ thu phát E-Tile Sử dụng bộ thu phát AN 778 - Stratix® 10	Hướng dẫn sử dụng PHY bộ thu phát Arria® 10	Hướng dẫn sử dụng PHY bộ thu phát Cyclone® 10

Chủ đề

Agilex™ 7

Stratix® 10

Arria® 10

Cyclone® 10

Tài nguyên bổ sung

Hướng dẫn sử dụng PHY bộ thu phát E-Tile

Stratix® Hướng dẫn sử dụng PHY bộ thu phát 10 L- và H-Tile

Hướng dẫn sử dụng PHY bộ thu phát E-Tile

Sử dụng bộ thu phát AN 778 - Stratix® 10

Hướng dẫn sử dụng PHY bộ thu phát Arria® 10

Hướng dẫn sử dụng PHY bộ thu phát Cyclone® 10

Xem tất cả Hiện ít hơn

2. Quy trình thiết kế và tích hợp IP

Tôi có thể tìm thông tin về việc sử dụng bộ thu phát ở đâu?

Sử dụng Công cụ sắp xếp vị trí kênh E-Tile kết hợp với Hướng dẫn kết nối chân dòng thiết bị Stratix® 10, để nhanh chóng lập kế hoạch vị trí giao thức trong E-Tile trước khi đọc tài liệu toàn diện và triển khai thiết kế trong phần mềm Quartus® Prime. Công cụ sắp xếp vị trí kênh E-Tile dựa trên Excel được bổ sung các tab hướng dẫn, chú giải, sửa đổi và giao thức.

Chủ đề	Agilex™ 7	Agilex™ 5	Stratix® 10	Arria® 10	Cyclone® 10
Tôi nên xem xét những khuyến nghị thiết kế nào?	AN 886: Hướng dẫn thiết kế thiết bị Agilex™ 7	Hướng dẫn thiết kế thiết bị: Agilex™ 5 FPGAs và SoC	Stratix® 10 hướng dẫn thiết kế thiết bị	Arria® Lỗi thiết bị 10 GX/GT và đề xuất thiết kế Arria® 10 lỗi thiết bị SX và đề xuất thiết kế	Cyclone® 10 lỗi thiết bị GX và hướng dẫn thiết kế
Tôi có thể tìm thông tin về Tích hợp IP PHY Bộ thu phát ở đâu?	Hướng dẫn sử dụng PHY bộ thu phát E-Tile Hướng dẫn sử dụng Agilex™ 7 Clocking và PLL	Hướng dẫn sử dụng Bộ thu phát PHY GTS	Stratix® Hướng dẫn sử dụng PHY bộ thu phát 10 L- và H-Tile Hướng dẫn sử dụng PHY bộ thu phát E-Tile	Hướng dẫn sử dụng PHY bộ thu phát Arria® 10 AN 738: Arria® 10 hướng dẫn thiết kế thiết bị	Cyclone® Hướng dẫn sử dụng Bộ thu phát PHY 10 GX Cyclone® 10 Hướng dẫn thiết kế thiết bị GX
Tôi có thể tìm thông tin về ánh xạ đăng ký IP PHY bộ thu phát ở đâu?	Bản đồ đăng ký IP FPGA Tự động đàm phán và liên kết F-Tile Bản đồ đăng ký IP FPGA PHY trực tiếp F-Tile PMA và FEC Direct PHY		Chế độ xem logic của các thanh ghi thu phát Stratix® 10 L- và H-Tile	Chế độ xem logic của các thanh ghi thu phát Arria® 10	Chế độ xem logic của các thanh ghi thu phát Cyclone® 10
Nguyên tắc cài đặt Analog			Stratix® bộ ước tính độ nhấn mạnh trước và đầu ra của 10 L-Tile/H-Tile	Arria® 10 công cụ ước tính độ nhấn mạnh trước và dao động đầu ra	Cyclone® 10 và Arria® 10 công cụ ước tính độ nhấn mạnh trước và dao động đầu ra
Tài nguyên bổ sung				Arria® Quy hoạch chân PHY 10 bộ thu phát (FPGA Wiki)

Xem tất cả Hiện ít hơn

3. Thiết kế bo mạch và quản lý nguồn điện

Chủ đề	Agilex 7 Agilex™	™ 5	Stratix® 10	Arria® 10	Cyclone® 10	Max® 10	Stratix® V	Arria® V	Cyclone® V	Max® V
Hướng dẫn thiết kế bo mạch	Hướng dẫn sử dụng cấu hình Agilex™ 7 Dòng thiết bị Agilex™ 7 Hướng dẫn thiết kế toàn vẹn tín hiệu giao diện nối tiếp tốc độ cao AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA	Hướng dẫn sử dụng Giao diện GTS Transceiver Dual Simplex AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA	AN 766: Stratix® 10 thiết bị, hướng dẫn thiết kế bố cục giao diện tín hiệu tốc độ cao Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 114: Hướng dẫn thiết kế bo mạch cho gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 672: Hướng dẫn thiết kế liên kết bộ thu phát để truyền tốc độ dữ liệu Gbps cao AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA	AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs	AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị FPGA Cân nhắc thiết kế PCB Stackup cho FPGAs
Nguyên tắc kết nối chân cắm	Nguyên tắc kết nối pin dòng thiết bị Agilex™ 7		Stratix® 10 Nguyên tắc kết nối pin dòng thiết bị	Arria® Nguyên tắc kết nối pin dòng thiết bị 10 GX, GT và SX	Nguyên tắc kết nối pin dòng thiết bị Cyclone® 10 GX
Xem xét sơ đồ	Bảng tính đánh giá sơ đồ thiết bị Agilex™ 7		Stratix® 10 Bảng tính đánh giá sơ đồ thiết bị	Arria® Bảng tính đánh giá sơ đồ 10 GX, GT và SX	Cyclone® Bảng tính đánh giá sơ đồ 10 GX
Quản lý năng lượng	Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 7: Chuỗi F và Chuỗi I Mô hình hóa nhiệt với Máy tính Công suất và Nhiệt FPGA Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 692: Cân nhắc trình tự nguồn cho thiết bị Agilex™ 7	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 692: Cân nhắc trình tự nguồn điện cho Stratix® 10 thiết bị AN 750: Sử dụng công cụ PDN Altera để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 692: Cân nhắc trình tự nguồn điện cho Arria® 10 thiết bị AN 750: Sử dụng công cụ PDN Altera để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 692: Cân nhắc trình tự nguồn điện cho các thiết bị Cyclone® AN 750: Sử dụng công cụ PDN Altera để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 750: Sử dụng công cụ PDN Altera để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng AN 750: Sử dụng công cụ PDN Altera để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Hướng dẫn sử dụng công cụ Mạng cung cấp điện (PDN) 2.0 dành riêng cho thiết bị	Công cụ ước tính công suất sớm (EPE) và bộ phân tích điện năng

Xem tất cả Hiện ít hơn

Mô hình & Công cụ Mô phỏng

Phân tích liên kết nâng cao

Advanced Link Analyzer là một công cụ phân tích liên kết mắt nhiễu / nhiễu hiện đại cho phép bạn nhanh chóng và dễ dàng đánh giá hiệu suất liên kết nối tiếp tốc độ cao. Đây là một công cụ thiết kế sẵn lý tưởng để giúp bạn hiểu cách các giải pháp FPGA có thể phù hợp với yêu cầu hệ thống của bạn. Nó cũng là một công cụ hiệu quả để hỗ trợ hậu thiết kế để hỗ trợ gỡ lỗi và xác nhận.

Mô hình

Hướng dẫn sử dụng Bộ công cụ phát triển

Chủ đề	Agilex™ 7	Stratix® 10	Arria® 10
Hướng dẫn sử dụng Bộ công cụ phát triển	Hướng dẫn sử dụng Bộ phát triển FPGA Agilex™ 7 F-Series Hướng dẫn sử dụng Bộ phát triển Bộ thu phát-SoC Agilex™ 7 Chuỗi F	Hướng dẫn sử dụng Bộ công cụ phát triển Stratix® 10 Stratix® Hướng dẫn sử dụng Bộ phát triển toàn vẹn tín hiệu bộ thu phát 10 GX	Hướng dẫn Sử dụng Bộ công cụ Phát triển Arria® 10 Hướng dẫn sử dụng Bộ phát triển SoC Arria® 10 Arria® Hướng dẫn sử dụng Bộ phát triển toàn vẹn tín hiệu bộ thu phát 10 GX

Chủ đề

Agilex™ 7

Stratix® 10

Arria® 10

Hướng dẫn sử dụng Bộ công cụ phát triển

Hướng dẫn sử dụng Bộ phát triển FPGA Agilex™ 7 F-Series

Hướng dẫn sử dụng Bộ phát triển Bộ thu phát-SoC Agilex™ 7 Chuỗi F

Hướng dẫn sử dụng Bộ công cụ phát triển Stratix® 10

Stratix® Hướng dẫn sử dụng Bộ phát triển toàn vẹn tín hiệu bộ thu phát 10 GX

Hướng dẫn Sử dụng Bộ công cụ Phát triển Arria® 10

Hướng dẫn sử dụng Bộ phát triển SoC Arria® 10

Arria® Hướng dẫn sử dụng Bộ phát triển toàn vẹn tín hiệu bộ thu phát 10 GX

Xem tất cả Hiện ít hơn

4. Kiểm tra khả năng tương tác và tiêu chuẩn

Chủ đề	: Agilex 7 Agilex™	™ 5	Stratix® 10	Arria® 10	Cyclone® 10	Max® 10
Ứng dụng	Hướng dẫn Sử dụng I/O Mục đích Chung của Agilex™ 7: Chuỗi F và Chuỗi I	Ghi chú phát hành PHY Lite cho Giao diện song song FPGA Lõi IP	Ghi chú phát hành PHY Lite cho Giao diện song song FPGA Lõi IP	Ghi chú phát hành PHY Lite cho Giao diện song song FPGA Lõi IP	Ghi chú phát hành PHY Lite cho Giao diện song song FPGA Lõi IP
	Ghi chú phát hành PHY Lite cho Giao diện song song FPGA Lõi IP	Hướng dẫn Sử dụng I/O Mục đích Chung	AN 835: Các nguyên tắc cơ bản về báo hiệu PAM4
		Hướng dẫn sử dụng LVDS SERDES	AN 846: sửa lỗi tiến Stratix® 10
Mô hình	Tệp BSDL IEEE 1149.6	Tệp BSDL IEEE 1149.6	Tệp BSDL IEEE 1149.6	Tệp BSDL IEEE 1149.6	Tệp BSDL IEEE 1149.6	Tệp BSDL IEEE 1149.6

Xem tất cả Hiện ít hơn

5. Ví dụ thiết kế và thiết kế tham khảo

Chủ đề	Agilex™ 7	Stratix® 10	Arria® 10	Cyclone® 10
Ví dụ thiết kế và thiết kế tham khảo	Thiết kế demo bộ thu phát tốc độ cao - Thiết bị Agilex™ 7 Dòng I với F-Tile Thiết kế demo bộ thu phát tốc độ cao - Thiết bị Agilex™ 7 Chuỗi F (E-Tile)	Thiết kế demo bộ thu phát tốc độ cao - dòng Stratix® 10 TX Thiết kế demo bộ thu phát tốc độ cao - dòng Stratix® 10 GX	Terasic DE10 Advanced với Bo mạch SoC Arria® 10 Bộ phát triển tức thì ACHILLES với Bo mạch khởi động SoM Arria® 10 FPGA Arria® 10 ví dụ thiết kế PHY bộ thu phát Arria® 10 Ví dụ thiết kế cơ bản PHY bộ thu phát Thiết kế demo bộ thu phát tốc độ cao - Arria® 10 Series	Cyclone® 10 Ví dụ thiết kế cơ bản PHY bộ thu phát

Chủ đề

Agilex™ 7

Stratix® 10

Arria® 10

Cyclone® 10

Ví dụ thiết kế và thiết kế tham khảo

Thiết kế demo bộ thu phát tốc độ cao - Thiết bị Agilex™ 7 Dòng I với F-Tile

Thiết kế demo bộ thu phát tốc độ cao - Thiết bị Agilex™ 7 Chuỗi F (E-Tile)

Thiết kế demo bộ thu phát tốc độ cao - dòng Stratix® 10 TX

Thiết kế demo bộ thu phát tốc độ cao - dòng Stratix® 10 GX

Terasic DE10 Advanced với Bo mạch SoC Arria® 10

Bộ phát triển tức thì ACHILLES với Bo mạch khởi động SoM Arria® 10 FPGA

Arria® 10 ví dụ thiết kế PHY bộ thu phát

Arria® 10 Ví dụ thiết kế cơ bản PHY bộ thu phát

Thiết kế demo bộ thu phát tốc độ cao - Arria® 10 Series

Cyclone® 10 Ví dụ thiết kế cơ bản PHY bộ thu phát

Xem tất cả Hiện ít hơn

6. Các khóa đào tạo và video

Các khóa đào tạo được đề xuất

Chủ đề	Sự miêu tả
Xung nhịp E-Tile	Tìm hiểu về các xung nhịp tham chiếu có sẵn trên E-tile và đồng hồ đường dẫn dữ liệu của bộ thu phát E-tile được tạo và phân phối.
Đào tạo cơ bản về bộ thu phát GTS	Khóa đào tạo này giới thiệu những điều cơ bản về bộ thu phát Agilex™ 5 FPGA GTS được tối ưu hóa cho nhiều ứng dụng khác nhau.
Đào tạo Bộ công cụ Thu phát	Khóa đào tạo trực tuyến này sẽ giới thiệu cho bạn Bộ công cụ thu phát có trong phần mềm Quartus® Prime Pro và các tính năng như Auto Sweep và Eye Viewer.
Kiến thức cơ bản về bộ thu phát cho các thiết bị 20 nm và 28 nm	Tìm hiểu các khối xây dựng cơ bản được tìm thấy trong các bộ thu phát FPGA 20 và 28 nm được sử dụng để hỗ trợ một loạt các giao thức tốc độ cao.
Stratix® 10 khái niệm cơ bản về bộ thu phát	Tìm hiểu các khối xây dựng cơ bản có trong Stratix® 10 bộ thu phát FPGA được sử dụng để hỗ trợ một loạt các giao thức tốc độ cao.
Xây dựng lớp PHY bộ thu phát Stratix® 10 FPGA	Tìm hiểu cách xác định ba tài nguyên tạo nên giải pháp lớp PHY thu phát Stratix® 10 FPGA, đó là PHY bộ thu phát, PLL bộ thu phát và bộ điều khiển đặt lại bộ thu phát.
Bộ công cụ thu phát cho Arria® 10 thiết bị	Tìm hiểu cách gỡ lỗi và tự động tinh chỉnh cài đặt tương tự của bộ thu phát Arria® 10 và Cyclone® 10 FPGA của bạn.
Điều hòa tín hiệu tiên tiến cho bộ thu phát Arria® 10 FPGA	Tìm hiểu các khả năng tương tự của bộ thu phát Arria® 10 FPGA và cách sử dụng chúng để cải thiện hiệu suất liên kết.
Xây dựng lớp PHY thu phát thế hệ thứ 10	Tìm hiểu cách xây dựng triển khai bộ thu phát tùy chỉnh bằng cách sử dụng các khối IP thu phát Arria® 10 và Cyclone® 10 FPGA.
Xung nhịp bộ thu phát thế hệ 10	Tìm hiểu các tài nguyên xung nhịp được tìm thấy trong các khối thu phát Arria® 10 và Cyclone® 10 FPGA.

Xem tất cả Hiện ít hơn

Các khóa đào tạo khác

Các khóa đào tạo về bộ thu phát

Video được đề xuất

Chủ đề	Sự miêu tả
Công cụ sắp xếp vị trí kênh F-Tile	Công cụ sắp xếp vị trí kênh F-Tile, kết hợp với Hướng dẫn kết nối chân của dòng thiết bị, cho phép bạn nhanh chóng lập kế hoạch vị trí giao thức trong sản phẩm trước khi đọc tài liệu toàn diện và triển khai thiết kế trong phần mềm Quartus® Prime Pro.

Xem tất cả Hiện ít hơn

FPGA Video nhanh

Video nhanh bổ sung

Tiêu đề	Sự miêu tả
Video demo bộ thu phát 17G	Xem các thiết bị Agilex™ 5 FPGA E-Series Group B đầu tiên chạy bộ thu phát 17Gbps trong phòng thí nghiệm của chúng tôi.
Arria® 10 Cấu hình thiết bị của bộ thu phát một mặt	Xem video này để tìm hiểu cách đặt bộ thu phát đơn giản Arria® 10 thiết bị có cấu hình lại động trong cùng một kênh thu phát vật lý.
Cấu hình lại động của bộ thu phát thiết bị Arria® 10	Xem video này để tìm hiểu cách thực hiện thay đổi tốc độ dữ liệu bằng cách sử dụng công tắc vòng lặp khóa pha (PLL) truyền (TX) và bộ truyền phát nhúng trong Arria® 10 thiết bị.
Cách sử dụng Bộ công cụ Thu phát Phần 1	Xem video gồm bốn phần này để tìm hiểu cách sử dụng ứng dụng Bộ công cụ Thu phát, được trình bày trên Bộ phát triển Arria® 10 FPGA. Video này giải thích cách lấy cài đặt đính kèm phương tiện vật lý (PMA) tối ưu cho bộ thu phát.
Cách sử dụng Bộ công cụ Thu phát Phần 2	Xem video gồm bốn phần này để tìm hiểu cách sử dụng ứng dụng Bộ công cụ Thu phát, được trình bày trên Bộ phát triển Arria® 10 FPGA. Video này giải thích cách lấy cài đặt PMA tối ưu cho bộ thu phát.
Cách sử dụng Bộ công cụ Thu phát Phần 3	Xem video gồm bốn phần này để tìm hiểu cách sử dụng ứng dụng Bộ công cụ Thu phát, được trình bày trên Bộ phát triển Arria® 10 FPGA. Video này giải thích cách lấy cài đặt PMA tối ưu cho bộ thu phát.
Cách sử dụng Bộ công cụ Thu phát Phần 4	Xem video gồm bốn phần này để tìm hiểu cách sử dụng ứng dụng Bộ công cụ Thu phát, được trình bày trên Bộ phát triển Arria® 10 FPGA. Video này giải thích cách lấy cài đặt PMA tối ưu cho bộ thu phát.
Arria® 10 Bộ thu phát: Kiến thức cơ bản về nhấn mạnh trước	Tìm hiểu kiến thức cơ bản về tính năng Nhấn mạnh trước Bộ thu phát Arria® 10. So sánh các phép đo dạng sóng mô phỏng với silicon.
Thực hiện cấu hình lại động cho bộ thu phát thiết bị Arria® 10	Xem video này để tìm hiểu cách thực hiện thay đổi tốc độ dữ liệu bằng cách sử dụng tính năng chuyển đổi PLL TX với bộ truyền phát được nhúng trong Arria® 10 thiết bị.
Cấu hình lại bộ thu phát Arria® 10 thiết bị bằng Embedded Streamer	Xem video này để tìm hiểu cách thực hiện tái cấu hình động với bộ thu phát thiết bị Arria® 10 PCS tiêu chuẩn bằng bộ truyền phát nhúng.
Sử dụng mô hình IBIS-AMI để ước tính tính toàn vẹn tín hiệu của bộ thu phát thiết bị Arria® 10	Xem video này để tìm hiểu cách thực hiện mô phỏng tính toàn vẹn tín hiệu với mô hình IBIS-AMI của bộ thu phát thiết bị Arria® 10 trong Bộ phân tích liên kết nâng cao. Ngoài ra, video này bao gồm báo cáo sơ đồ mắt.

Xem tất cả Hiện ít hơn

7. Gỡ lỗi

Công cụ

Stratix® 10 Công cụ gỡ lỗi bộ thu phát E-Tile thiết bị

Công cụ gỡ lỗi bao gồm hai công cụ phụ

Công cụ trạng thái cho phép bạn đọc và đặt lại các thông số PMA và đăng nhập nó vào một tệp. Nó cũng cho phép bạn thực hiện luồng thích ứng (vòng lặp bên trong / bên ngoài, thích ứng ban đầu), đọc và đặt lại lỗi bit.
Công cụ điều chỉnh cho phép bạn điều chỉnh bộ thu phát với cấu hình tham số PMA đường cơ sở cho 10Gbps / 28Gbps / 56Gbps và với các thông số tùy chỉnh, nó cho phép bạn quét các tham số PMA và đăng nhập nó vào một tệp. Sử dụng công cụ này để phân tích tình trạng của các kênh thu phát trong Stratix® 10 Device E-Tile của bạn.

Tải xuống hướng dẫn sử dụng

Tải xuống Công cụ gỡ lỗi bộ thu phát E-Tile cho Stratix® 10

Stratix® 10 Thiết bị Công cụ gỡ lỗi PHY Bộ thu phát L-Tile/H-Tile

Công cụ gỡ lỗi này bao gồm bốn công cụ phụ:

Công cụ điện áp cho phép bạn đo điện áp tại nút lấy mẫu dữ liệu máy thu và nút máy phát
Công cụ Trạng thái kênh cho phép bạn kiểm tra trạng thái bị khóa đối với dữ liệu khôi phục dữ liệu xung nhịp máy thu (CDR), trạng thái hiệu chuẩn, trạng thái lặp lại và trạng thái bộ tạo/kiểm tra PRBS
Công cụ trạng thái thích ứng cho phép bạn xác minh chéo các bit đã đăng ký thích ứng được định cấu hình với cài đặt bit vàng -Bit vàng là cài đặt bit được đề xuất cho một thanh ghi nhất định
Công cụ gỡ lỗi mắt cho phép bạn đo chiều cao mắt và / hoặc chiều rộng mắt

Sử dụng công cụ này để phân tích tình trạng của các kênh thu phát trong Thiết bị Stratix® 10 của bạn L-Tile/H-Tile

Tải xuống công cụ hướng dẫn

Tải xuống Công cụ gỡ lỗi PHY của bộ thu phát L-Tile/H-Tile cho Stratix® 10

Arria® 10 Device Transceiver PHY - Fault Tree Analyzer

Trình phân tích cây lỗi tương tác này cung cấp hướng dẫn khắc phục sự cố bạn có thể gặp phải khi sử dụng PHY Bộ thu phát Thiết bị Arria® 10. Máy phân tích bao gồm ba phần:

Gỡ lỗi PHY gốc
Gỡ lỗi điều chỉnh liên kết
Gỡ lỗi cấu hình lại động

Sử dụng trình phân tích cây lỗi này để giúp bạn giải quyết các vấn đề về PHY của Bộ thu phát và đưa ra thiết kế của bạn một cách hiệu quả nhất có thể. Sử dụng nó cùng với Công cụ gỡ lỗi PHY bộ thu phát Arria® 10

Tải xuống hướng dẫn sử dụng

Tải xuống Bộ thu phát PHY Fault Tree Analyzer cho Arria® 10

Arria® 10 Công cụ gỡ lỗi PHY bộ thu phát thiết bị

Công cụ gỡ lỗi này bao gồm bốn công cụ phụ giống như phiên bản Stratix® 10:

Công cụ điện áp cho phép bạn đo điện áp tại nút lấy mẫu dữ liệu máy thu và nút máy phát
Công cụ Trạng thái kênh cho phép bạn kiểm tra trạng thái bị khóa đối với dữ liệu khôi phục dữ liệu xung nhịp máy thu (CDR), trạng thái hiệu chuẩn, trạng thái lặp lại và trạng thái bộ tạo/kiểm tra PRBS
Công cụ trạng thái thích ứng cho phép bạn xác minh chéo các bit đã đăng ký thích ứng được định cấu hình với cài đặt bit vàng -Bit vàng là cài đặt bit được đề xuất cho một thanh ghi nhất định
Công cụ gỡ lỗi mắt cho phép bạn đo chiều cao mắt và / hoặc chiều rộng mắt

Sử dụng công cụ này để phân tích tình trạng của các kênh thu phát trong Thiết bị Arria® 10 của bạn.

Tải xuống Công cụ gỡ lỗi PHY của bộ thu phát cho thiết bị Arria® 10

Chủ đề	: Agilex™ 7	Agilex™ 5	Thạch anh® nguyên tố¹	Stratix® 10	Arria® 10	Cyclone® 10
Ghi chú phát hành lõi sở hữu trí tuệ (IP)	Ghi chú phát hành ví dụ về thiết kế cấu hình lại động E-Tile Ghi chú phát hành Tự động Thương lượng và Đào tạo Liên kết F-Tile cho Ethernet FPGA IP Ghi chú Phát hành Bộ Tái cấu hình Động F-Tile FPGA IP Ghi chú phát hành IP FPGA đa tốc độ F-Tile PMA và PHY trực tiếp FEC Ghi chú phát hành IP PMA/FEC Direct PHY F-Tile	Ghi chú phát hành GPIO FPGA IP Ghi chú phát hành IP GTS PMA/FEC Direct PHY Ghi chú phát hành IP LVDS SERDES FPGA	Ghi chú Phát hành Bộ Thiết kế Quartus® Prime
FPGA Device Errata				Stratix® Thiết bị sản xuất L-Tile 10 GX Errata Stratix® Thiết bị sản xuất 10 SX Errata	Arria® Lỗi thiết bị 10 GX / GT và Đề xuất thiết kế Arria® 10 Lỗi thiết bị SX và Đề xuất thiết kế	Cyclone® Hướng dẫn thiết kế và lỗi thiết bị 10 GX
Hướng dẫn sử dụng (Tham khảo chương về chức năng gỡ lỗi trong hướng dẫn sử dụng sau)	Hướng dẫn sử dụng PHY bộ thu phát E-Tile Kiến trúc F-Tile và PMA và Hướng dẫn Sử dụng IP PHY Trực tiếp của FEC Hướng dẫn Sử dụng Bộ Tái cấu hình Động F-Tile FPGA IP Hướng dẫn Sử dụng FPGA IP Đa tốc độ F-Tile PMA và FEC Direct PHY Hướng dẫn sử dụng PHY Lite cho Giao diện song song FPGA IP	Hướng dẫn sử dụng PHY Lite cho Giao diện song song FPGA IP		Stratix® Hướng dẫn Sử dụng PHY Bộ thu phát 10 L- và H-Tile	Arria® 10 Hướng dẫn sử dụng Bộ thu phát PHY	Cyclone® Hướng dẫn sử dụng Bộ thu phát PHY 10 GX

Chủ đề

: Agilex™ 7

Agilex™ 5

Thạch anh® nguyên tố¹

Stratix® 10

Arria® 10

Cyclone® 10

Ghi chú phát hành lõi sở hữu trí tuệ (IP)

Ghi chú phát hành ví dụ về thiết kế cấu hình lại động E-Tile

Ghi chú phát hành Tự động Thương lượng và Đào tạo Liên kết F-Tile cho Ethernet FPGA IP

Ghi chú Phát hành Bộ Tái cấu hình Động F-Tile FPGA IP

Ghi chú phát hành IP FPGA đa tốc độ F-Tile PMA và PHY trực tiếp FEC

Ghi chú phát hành IP PMA/FEC Direct PHY F-Tile

Ghi chú phát hành GPIO FPGA IP

Ghi chú phát hành IP GTS PMA/FEC Direct PHY

Ghi chú phát hành IP LVDS SERDES FPGA

Ghi chú Phát hành Bộ Thiết kế Quartus® Prime

FPGA Device Errata

Stratix® Thiết bị sản xuất L-Tile 10 GX Errata

Stratix® Thiết bị sản xuất 10 SX Errata

Arria® Lỗi thiết bị 10 GX / GT và Đề xuất thiết kế

Arria® 10 Lỗi thiết bị SX và Đề xuất thiết kế

Cyclone® Hướng dẫn thiết kế và lỗi thiết bị 10 GX

Hướng dẫn sử dụng (Tham khảo chương về chức năng gỡ lỗi trong hướng dẫn sử dụng sau)

Hướng dẫn sử dụng PHY bộ thu phát E-Tile

Kiến trúc F-Tile và PMA và Hướng dẫn Sử dụng IP PHY Trực tiếp của FEC

Hướng dẫn Sử dụng Bộ Tái cấu hình Động F-Tile FPGA IP

Hướng dẫn Sử dụng FPGA IP Đa tốc độ F-Tile PMA và FEC Direct PHY

Hướng dẫn sử dụng PHY Lite cho Giao diện song song FPGA IP

Hướng dẫn sử dụng PHY Lite cho Giao diện song song FPGA IP

Stratix® Hướng dẫn Sử dụng PHY Bộ thu phát 10 L- và H-Tile

Arria® 10 Hướng dẫn sử dụng Bộ thu phát PHY

Cyclone® Hướng dẫn sử dụng Bộ thu phát PHY 10 GX

Xem tất cả Hiện ít hơn

1. Ghi chú phát hành IP PHY gốc của bộ thu phát hiện được tìm thấy trong Ghi chú phát hành của Bộ thiết kế Quartus® Prime.

Hướng dẫn ánh xạ thanh ghi thu phát

Chủ đề	: Agilex™ 7	Agilex™ 5	Quartus® Prime	Stratix® 10	Arria® 10	Cyclone® 10
Hướng dẫn ánh xạ thanh ghi thu phát	Máy tính ánh xạ cổng trực tiếp F-Tile PMA và FEC Máy tính ánh xạ dữ liệu song song trực tiếp F-Tile PMA FEC	Bản đồ đăng ký IP GTS PMA/FEC Direct PHY		Chế độ xem logic của các thanh ghi bộ thu phát 10 L- và H-tile Stratix®	Chế độ xem logic của các thanh ghi thu phát Arria® 10	Chế độ xem logic của các thanh ghi thu phát Cyclone® 10
Tài nguyên bổ sung			Hướng dẫn sử dụng Phần mềm Quartus® Prime Pro và Tiêu chuẩn

Chủ đề

: Agilex™ 7

Agilex™ 5

Quartus® Prime

Stratix® 10

Arria® 10

Cyclone® 10

Hướng dẫn ánh xạ thanh ghi thu phát

Máy tính ánh xạ cổng trực tiếp F-Tile PMA và FEC

Máy tính ánh xạ dữ liệu song song trực tiếp F-Tile PMA FEC

Bản đồ đăng ký IP GTS PMA/FEC Direct PHY

Chế độ xem logic của các thanh ghi bộ thu phát 10 L- và H-tile Stratix®

Chế độ xem logic của các thanh ghi thu phát Arria® 10

Chế độ xem logic của các thanh ghi thu phát Cyclone® 10

Tài nguyên bổ sung

Hướng dẫn sử dụng Phần mềm Quartus® Prime Pro và Tiêu chuẩn

Xem tất cả Hiện ít hơn

Giải pháp cơ sở tri thức

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Trung tâm hỗ trợ IP PHY bộ thu phát

Bắt đầu

1. Lựa chọn thiết bị và IP

Tôi nên sử dụng dòng thiết bị FPGA nào?

Bảng dữ liệu thiết bị FPGA

Tài nguyên bổ sung

2. Quy trình thiết kế và tích hợp IP

Tôi có thể tìm thông tin về việc sử dụng bộ thu phát ở đâu?

3. Thiết kế bo mạch và quản lý nguồn điện

Mô hình & Công cụ Mô phỏng

Hướng dẫn sử dụng Bộ công cụ phát triển

4. Kiểm tra khả năng tương tác và tiêu chuẩn

5. Ví dụ thiết kế và thiết kế tham khảo

6. Các khóa đào tạo và video

Các khóa đào tạo được đề xuất

Các khóa đào tạo khác

Video được đề xuất

FPGA Video nhanh

7. Gỡ lỗi

Công cụ

Hướng dẫn ánh xạ thanh ghi thu phát

Giải pháp cơ sở tri thức