Hành trình thiết kế giao thức giao diện Agilex™ 7 FPGA

Hành trình Thiết kế Giao diện FPGA tương tác cung cấp một danh sách tài liệu được tuyển chọn để giúp bạn thiết kế thành công giao diện logic với các trình điều khiển phần mềm liên quan để kết nối ứng dụng logic người dùng với các thành phần trên bo mạch như bộ nhớ, thiết bị flash, ethernet, máy chủ lưu trữ với giao diện FPGA (ví dụ: PCIe hoặc CXL), thiết bị ngoại vi nhúng qua I2C, SPI, UART, USB, v.v. cũng như các giao diện giao tiếp video, không dây và có dây. Thiết kế giao diện FPGA cung cấp một lớp trừu tượng giữa ứng dụng logic người dùng và các chi tiết của bo mạch, cho phép tính di động, tái sử dụng thiết kế và các luồng thiết kế cấp cao. Chọn giao diện bên dưới và chọn bước thiết kế mong muốn trên điều hướng bên trái để tìm các tài nguyên có sẵn.

Back to Design Hub

Design with IO Design with GPIO and LVDS IO Design with PHY Lite IP Discover Transceiver Tiles Select Transceiver Tile Design with Transceiver Tiles Design with E-Tile Design with F-Tile Design with P-Tile Design with R-Tile
Please select the desired journey step from the flowchart to the left to view the applicable assets.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.