Trung tâm hỗ trợ lõi IP JESD204B và JESD204C

Trung tâm hỗ trợ lõi IP JESD204B và JESD204C FPGA cung cấp thông tin về cách chọn, thiết kế, triển khai và gỡ lỗi các liên kết JESD204B và JESD204C. Trang này được sắp xếp thành các danh mục phù hợp với quy trình thiết kế hệ thống JESD204B và JESD204C từ đầu đến cuối.

Trung tâm hỗ trợ lõi IP JESD204B và JESD204C cung cấp tài nguyên cho các thiết bị Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 và Cyclone® 10.

Nhận hỗ trợ bổ sung cho Thiết kế giao thức giao diện FPGA Agilex™ 7 và Thiết kế giao thức giao diện FPGA Agilex™ 5, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.

Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.

Bắt đầu

1. Lựa chọn thiết bị và IP

Tôi nên sử dụng dòng FPGA nào?

Bảng 1 - Hiệu suất lõi IP FPGA JESD204B

Tốc

Dòng thiết bị	Cấp tốc độ PMA	FPGA Cấp tốc độ vải	độ dữ liệu		Xung nhịp liên kết fMAX (MHz)
			Kích hoạt PC cứng (Gbps)	Kích hoạt Soft PCS (Gbps) 1
Agilex™ 7 (F-Tile)	1	-1	Không được hỗ trợ	2,0 đến 20,0	data_rate/40
	1	-2	Không được hỗ trợ	2,0 đến 19,2	data_rate/40
	2	-2	Không được hỗ trợ	2,0 đến 19,2	data_rate/40
	2	-3	Không được hỗ trợ	1,0 đến 16,7	data_rate/40
	3	-3	Không được hỗ trợ	2,0 đến 16,7	data_rate/40
Agilex™ 7 (E-Tile)	2	-2	Không được hỗ trợ	2,0 đến 17,4	data_rate/40
	3	-2	Không được hỗ trợ	2,0 đến 17,4	data_rate/40
	3	-3	Không được hỗ trợ	2,0 đến 16,0	data_rate/40
Agilex™ 5 chuỗi E (Nhóm thiết bị B)			Không được hỗ trợ	17.16	data_rate/40
Stratix® 10 (L-Tile và H-Tile)	1	1	2.0 đến 12.0	2.0 đến 16.02	data_rate/40
	1	2	2.0 đến 12.0	2.0 đến 14.0	data_rate/40
	2	1	2,0 đến 9,83	2.0 đến 16.02	data_rate/40
	2	2	2,0 đến 9,83	2.0 đến 14.0	data_rate/40
	3	1	2,0 đến 9,83	2.0 đến 16.02	data_rate/40
		2	2,0 đến 9,83	2.0 đến 14.0	data_rate/40
		3	2,0 đến 9,83	2,0 đến 13,0	data_rate/40
Stratix® 10 (E-Tile)	1	1	Không được hỗ trợ	2.0 đến 16.02	data_rate/40
	1	2	Không được hỗ trợ	2.0 đến 14.0	data_rate/40
	2	1	Không được hỗ trợ	2.0 đến 16.02	data_rate/40
	2	2	Không được hỗ trợ	2.0 đến 14.0	data_rate/40
	3	3	Không được hỗ trợ	2,0 đến 13,0	data_rate/40
Arria® 10	1	1	2.0 đến 12.0	2.0 đến 15.0 (2, 3)	Tốc độ dữ liệu/40
	2	1	2.0 đến 12.0	2.0 đến 15.0 (2, 3)	Tốc độ dữ liệu/40
	2	2	2,0 đến 9,83	2.0 đến 15.0 (2, 3)	Tốc độ dữ liệu/40
	3	1	2.0 đến 12.0	2.0 đến 14.2 (2, 4)	Tốc độ dữ liệu/40
	3	2	2,0 đến 9,83	2.0 đến 14.2 (2, 5)	Tốc độ dữ liệu/40
	4	3	2,0 đến 8,83	2.0 đến 12.5 (6)	Tốc độ dữ liệu/40
Cyclone® 10 GX	<Bất kỳ cấp tốc độ nào được hỗ trợ>	-5	2,0 đến 9,8	2,0 đến 9,8	Tốc độ dữ liệu/40
Cyclone® 10 GX	<Bất kỳ cấp tốc độ nào được hỗ trợ>	-6	2,0 đến 6,25	2,0 đến 9,8	Tốc độ dữ liệu/40

Xem tất cả Hiện ít hơn

Bảng 2 - Hiệu suất lõi IP FPGA JESD204C

Tốc

Dòng thiết bị	Cấp tốc độ PMA	FPGA Cấp tốc độ vải	độ dữ liệu		Xung nhịp liên kết fMAX (MHz)
			Kích hoạt PC cứng (Gbps)	Kích hoạt Soft PCS (Gbps)	Xung nhịp liên kết fMAX (MHz)
Agilex™ 7 (F-Tile)	1	-1	Không được hỗ trợ	5 đến 32.44032	data_rate/40
	1	-2	Không được hỗ trợ	5 đến 32.44032	data_rate/40
	2	-1	Không được hỗ trợ	5 đến 28.8948*	data_rate/40
		-2	Không được hỗ trợ	5 đến 28.8948*	data_rate/40
		-3	Không được hỗ trợ	5 đến 24.33024	data_rate/40
	3	-3	Không được hỗ trợ	5 đến 17,4	data_rate/40
Agilex™ 7 (E-Tile)	1	-1	Không được hỗ trợ	5 đến 28,9	data_rate/40
	2	-2	Không được hỗ trợ	5 đến 28,3	data_rate/40
	2	-3	Không được hỗ trợ	5 đến 25,6	data_rate/40
	3	-2	Không được hỗ trợ	5 đến 17,4	data_rate/40
	3	-3	Không được hỗ trợ	5 đến 17,4	data_rate/40
Agilex™ 5 chuỗi E (Nhóm thiết bị B)		-4	Không được hỗ trợ	17.16	data_rate/40
		-5	Không được hỗ trợ	17.16	data_rate/40
		-6	Không được hỗ trợ	17.16	data_rate/40
Agilex™ 5 chuỗi E (Nhóm thiết bị A) / D-Series		-1	Không được hỗ trợ	28.1	data_rate/40
		-2	Không được hỗ trợ	28.1	data_rate/40
		-3	Không được hỗ trợ	28.1	data_rate/40
Stratix® 10 (E-Tile)	1	-1	Không được hỗ trợ	5 đến 28,9	data_rate/40
	1	-2	Không được hỗ trợ	5 đến 25,6	data_rate/40
	2	-1	Không được hỗ trợ	5 đến 28,3	data_rate/40
	2	-2	Không được hỗ trợ	5 đến 25,6	data_rate/40
	3	-1	Không được hỗ trợ	5 đến 17,4	data_rate/40
		-2	Không được hỗ trợ	5 đến 17,4	data_rate/40
		-3	Không được hỗ trợ	5 đến 17,4	data_rate/40

Xem tất cả Hiện ít hơn

*Tốc độ dữ liệu tối đa có thể giảm khi bật ECC. Vui lòng tham khảo Bảng dữ liệu thiết bị FPGAs và SoC Agilex™ 5 để biết thêm thông tin.

1. Chọn Bật PC mềm để đạt được tốc độ dữ liệu tối đa. Đối với lõi IP TX, việc kích hoạt PC mềm sẽ làm tăng thêm 3-8% mức sử dụng tài nguyên. Đối với lõi IP RX, việc kích hoạt PC mềm sẽ làm tăng thêm 10-20% mức sử dụng tài nguyên.

2. Tham khảo Bảng dữ liệu thiết bị Arria® 10 và Stratix® 10 để biết tốc độ dữ liệu tối đa được hỗ trợ trên các cấp tốc độ thu phát và điều kiện hoạt động của bộ thu phát.

3. Khi sử dụng chế độ PCS mềm ở tốc độ 15.0 Gbps, biên độ thời gian rất hạn chế. Bạn nên cho phép nỗ lực lắp ráp cao, sao chép đăng ký và đổi thời gian đăng ký để cải thiện hiệu suất thời gian.

4. Đối với Arria® thiết bị 10 GX 160, SX 160, GX 220 và SX 220, tốc độ dữ liệu được hỗ trợ lên đến 12.288 Gbps.

5. Đối với Arria® thiết bị 10 GX 160, SX 160, GX 220 và SX 220, tốc độ dữ liệu được hỗ trợ là 11,0 Gbps.

6. Đối với Arria® thiết bị 10 GX 160, SX 160, GX 220 và SX 220, tốc độ dữ liệu được hỗ trợ là 10,0 Gbps.

2. Quy trình thiết kế và tích hợp IP

Thông tin tích hợp IP

Chủ đề	Agilex™ 7	Stratix® 10	Arria® 10
Đồng bộ hóa	AN 967: Đồng bộ hóa nhiều thiết bị trong hệ thống mảng pha kỹ thuật số AN 901: Triển khai Thiết kế liên kết kép chuyển đổi tương tự sang kỹ thuật số với IP Agilex™ 7 FPGA E-Tile JESD204C RX - ADC được đồng bộ hóa với Agilex® 7 Dual Link	AN804: Triển khai Thiết kế đa liên kết ADC đồng bộ với Lõi IP Stratix® 10 JESD204B RX	AN803: Triển khai Thiết kế Đa liên kết ADC Đồng bộ với Lõi IP Arria® 10 JESD204B RX AN 814: Arria® 10 Lõi IP JESD204B (Duplex) hai x8 làn Thiết kế tham chiếu đồng bộ hóa đa thiết bị
Không đồng bộ		AN804: Triển khai Thiết kế Đa liên kết ADC không đồng bộ với Lõi IP Stratix® 10 JESD204B RX	AN803: Triển khai Thiết kế đa liên kết ADC không đồng bộ với Lõi IP Arria® 10 JESD204B RX

Chủ đề

Agilex™ 7

Stratix® 10

Arria® 10

Đồng bộ hóa

AN 967: Đồng bộ hóa nhiều thiết bị trong hệ thống mảng pha kỹ thuật số

AN 901: Triển khai Thiết kế liên kết kép chuyển đổi tương tự sang kỹ thuật số với IP Agilex™ 7 FPGA E-Tile JESD204C RX - ADC được đồng bộ hóa với Agilex® 7 Dual Link

AN804: Triển khai Thiết kế đa liên kết ADC đồng bộ với Lõi IP Stratix® 10 JESD204B RX

AN803: Triển khai Thiết kế Đa liên kết ADC Đồng bộ với Lõi IP Arria® 10 JESD204B RX

AN 814: Arria® 10 Lõi IP JESD204B (Duplex) hai x8 làn Thiết kế tham chiếu đồng bộ hóa đa thiết bị

Không đồng bộ

AN804: Triển khai Thiết kế Đa liên kết ADC không đồng bộ với Lõi IP Stratix® 10 JESD204B RX

AN803: Triển khai Thiết kế đa liên kết ADC không đồng bộ với Lõi IP Arria® 10 JESD204B RX

Xem tất cả Hiện ít hơn

3. Thiết kế bo mạch và quản lý nguồn điện

Chủ đề	: Agilex 7 Agilex™	™ 5	Stratix® 10	Arria® 10 Cyclone®	10	Max® 10
Nguyên tắc kết nối chân cắm	Nguyên tắc kết nối pin dòng thiết bị Agilex™ 7	Hướng dẫn kết nối chân FPGAs và SoC Agilex™ 5	Stratix® Nguyên tắc kết nối pin dòng thiết bị 10 GX, MX, TX và SX	Arria® Nguyên tắc kết nối pin dòng thiết bị 10 GX, GT và SX	Nguyên tắc kết nối pin dòng thiết bị Cyclone® 10 GX	Nguyên tắc kết nối pin dòng thiết bị MAX® 10 FPGA
Bảng tính Đánh giá Sơ đồ	Bảng tính đánh giá sơ đồ thiết bị Agilex™ 7	Bảng tính đánh giá sơ đồ thiết bị Agilex™ 5	Stratix® 10 Bảng tính đánh giá sơ đồ thiết bị	Arria® Bảng tính đánh giá sơ đồ 10 GX, GT và SX	Cyclone® Bảng tính đánh giá sơ đồ 10 GX	MAX® 10 Bảng tính đánh giá sơ đồ
Hướng dẫn thiết kế bo mạch	Dòng thiết bị Agilex™ 7 Hướng dẫn thiết kế toàn vẹn tín hiệu giao diện nối tiếp tốc độ cao AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình AN 886: Hướng dẫn thiết kế thiết bị Agilex™ 7 Giải pháp Hướng dẫn Thiết kế Bo mạch	Hướng dẫn thiết kế thiết bị FPGAs và SoC Agilex™ 5 AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình	AN 766: Stratix® 10 thiết bị, hướng dẫn thiết kế bố cục giao diện tín hiệu tốc độ cao AN 613: Cân nhắc thiết kế PCB Stackup cho FPGAs Giải pháp Hướng dẫn Thiết kế Bo mạch	AN 613: Cân nhắc thiết kế PCB Stackup cho FPGAs AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình Giải pháp Hướng dẫn Thiết kế Bo mạch	AN 613: Cân nhắc thiết kế PCB Stackup cho FPGAs AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình Giải pháp Hướng dẫn Thiết kế Bo mạch	AN 613: Cân nhắc thiết kế PCB Stackup cho FPGAs AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình Giải pháp Hướng dẫn Thiết kế Bo mạch
Quản lý năng lượng	Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 7 AN 910: Hướng dẫn thiết kế mạng phân phối điện Agilex™ 7	Hướng dẫn sử dụng Quản lý năng lượng FPGAs và SoC Agilex™ 5		AN 750: Sử dụng công cụ PDN FPGA để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho thiết bị Công cụ ước tính công suất sớm (EPE) và Bộ phân tích điện năng	AN 750: Sử dụng công cụ PDN FPGA để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho thiết bị Công cụ ước tính công suất sớm (EPE) và Bộ phân tích điện năng	AN 750: Sử dụng công cụ PDN FPGA để tối ưu hóa thiết kế mạng phân phối điện của bạn Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho thiết bị Công cụ ước tính công suất sớm (EPE) và Bộ phân tích điện năng
Quản lý nhiệt điện	AN 944: Mô hình nhiệt cho Agilex™ 7 FPGAs		AN 787: Mô hình hóa và quản lý nhiệt Stratix® 10
Trình tự nguồn điện	AN 692: Cân nhắc trình tự nguồn điện	AN 692: Cân nhắc trình tự nguồn điện	AN 692: Cân nhắc trình tự nguồn điện	AN 692: Cân nhắc trình tự nguồn điện	AN 692: Cân nhắc trình tự nguồn điện

Xem tất cả Hiện ít hơn

4. Kiểm tra khả năng tương tác và tiêu chuẩn

Chủ đề	Agilex™ 7 · JESD204C	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Arria® 10 JESD204B
Báo cáo kiểm tra khả năng tương tác	AN 976: Thiết bị F-Tile Agilex™ 7 JESD204C IP FPGA và ADI AD9081 MxFE* DAC AN 960: Thiết bị E-Tile Agilex™ 7 JESD204C IP FPGA và ADI AD9081 MxFE* ADC AN 876: Thiết bị Agilex™ F-Tile JESD204C IP FPGA và ADI AD9081 MxFE* ADC	AN 905: Stratix® 10 thiết bị JESD204B IP FPGA và ADI AD9213 AN 915: Stratix® 10 thiết bị E-Tile JESD204B IP FPGA và ADI AD9208 AN 890: Stratix® 10 thiết bị L-Tile JESD204B IP FPGA và ADI AD9174 AN 833: Stratix 10® GX 16 làn RX JESD204B-ADC12DJ3200	AN 949: Stratix® 10 thiết bị E-Tile JESD204C IP FPGA và ADI AD9081 MxFE* DAC AN 927: AN 916: Stratix® 10 thiết bị E-Tile JESD204C IP FPGA và ADI AD9081/AD9082 MxFE* AN 909: Stratix® 10 thiết bị JESD204C IP FPGA và ADC12DJ5200RF TI
Báo cáo kiểm tra phần cứng		AN 832: Stratix® 10 thiết bị JESD204B Lõi IP và ADI AD9208 AN 823: Stratix® 10 thiết bị L-Tile JESD204B Lõi IP và ADI AD9625		AN 810: FPGA JESD204B Lõi IP và ADI AD9208 AN 792: FPGA Lõi IP JESD204B và ADI AD9371 AN 785: Lõi IP JESD204B FPGA và ADI AD9162 AN 779: FPGA lõi IP JESD204B và ADI AD9691 AN 753: Lõi IP JESD204B FPGA và ADI AD6676 AN 749: Lõi IP JESD204B FPGA và ADI AD9144 AN 712: FPGA chức năng JESD204B MegaCore và ADI AD9625 AN 710: FPGA chức năng JESD204B MegaCore và ADI AD9680

Chủ đề

Agilex™ 7 ·

JESD204C

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Arria® 10

JESD204B

Báo cáo kiểm tra khả năng tương tác

AN 976: Thiết bị F-Tile Agilex™ 7 JESD204C IP FPGA và ADI AD9081 MxFE* DAC

AN 960: Thiết bị E-Tile Agilex™ 7 JESD204C IP FPGA và ADI AD9081 MxFE* ADC

AN 876: Thiết bị Agilex™ F-Tile JESD204C IP FPGA và ADI AD9081 MxFE* ADC

AN 905: Stratix® 10 thiết bị JESD204B IP FPGA và ADI AD9213

AN 915: Stratix® 10 thiết bị E-Tile JESD204B IP FPGA và ADI AD9208

AN 890: Stratix® 10 thiết bị L-Tile JESD204B IP FPGA và ADI AD9174

AN 833: Stratix 10® GX 16 làn RX JESD204B-ADC12DJ3200

AN 949: Stratix® 10 thiết bị E-Tile JESD204C IP FPGA và ADI AD9081 MxFE* DAC

AN 927: AN 916: Stratix® 10 thiết bị E-Tile JESD204C IP FPGA và ADI AD9081/AD9082 MxFE*

AN 909: Stratix® 10 thiết bị JESD204C IP FPGA và ADC12DJ5200RF TI

Báo cáo kiểm tra phần cứng

AN 832: Stratix® 10 thiết bị JESD204B Lõi IP và ADI AD9208

AN 823: Stratix® 10 thiết bị L-Tile JESD204B Lõi IP và ADI AD9625

AN 810: FPGA JESD204B Lõi IP và ADI AD9208

AN 792: FPGA Lõi IP JESD204B và ADI AD9371

AN 785: Lõi IP JESD204B FPGA và ADI AD9162

AN 779: FPGA lõi IP JESD204B và ADI AD9691

AN 753: Lõi IP JESD204B FPGA và ADI AD6676

AN 749: Lõi IP JESD204B FPGA và ADI AD9144

AN 712: FPGA chức năng JESD204B MegaCore và ADI AD9625

AN 710: FPGA chức năng JESD204B MegaCore và ADI AD9680

Xem tất cả Hiện ít hơn

5. Hướng dẫn sử dụng Ví dụ IP và Thiết kế

Bảng 3: Nguồn lực JESD204B và JESD204C hợp nhất

Chủ đề	Agilex™ 7 · JESD204B	Agilex™ 7 · JESD204C	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Cyclone® 10 JESD204B	Arria® 10 JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
Hướng dẫn sử dụng IP	JESD204B FPGA IP F-Tile JESD204B FPGA IP	JESD204C FPGA IP F-Tile JESD204C FPGA IP	GTS JESD204C FPGA IP	JESD204B FPGA IP	JESD204C FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP
Hướng dẫn sử dụng ví dụ thiết kế	IP FPGA JESD204B Agilex™ F-Tile JESD204B FPGA IP	IP FPGA JESD204C Agilex™ F-Tile JESD204C FPGA IP	GTS JESD204C FPGA IP	JESD204B Stratix® 10 FPGA IP Stratix 10® GX 16 làn RX JESD204B-ADC12DJ3200	JESD204C Stratix® 10 FPGA IP	JESD204B Cyclone® 10 GX FPGA IP	JESD204B Arria® 10 FPGA IP JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn	JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn	JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn	JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn

Chủ đề

Agilex™ 7 ·

JESD204B

Agilex™ 7 ·

JESD204C

Agilex™ 5

JESD204C

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Cyclone® 10

JESD204B

Arria® 10

JESD204B

Stratix® V

JESD204B

Arria® V

JESD204B

Cyclone® V

JESD204B

Hướng dẫn sử dụng IP

JESD204B FPGA IP

F-Tile JESD204B FPGA IP

JESD204C FPGA IP

F-Tile JESD204C FPGA IP

GTS JESD204C FPGA IP

JESD204B FPGA IP

JESD204C FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

Hướng dẫn sử dụng ví dụ thiết kế

IP FPGA JESD204B Agilex™

F-Tile JESD204B FPGA IP

IP FPGA JESD204C Agilex™

F-Tile JESD204C FPGA IP

GTS JESD204C FPGA IP

JESD204B Stratix® 10 FPGA IP

Stratix 10® GX 16 làn RX JESD204B-ADC12DJ3200

JESD204C Stratix® 10 FPGA IP

JESD204B Cyclone® 10 GX FPGA IP

JESD204B Arria® 10 FPGA IP

JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn

JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn

JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn

JESD204B IP FPGA Quartus® Prime Phiên bản tiêu chuẩn

Xem tất cả Hiện ít hơn

6. Các khóa đào tạo và video

Đào tạo kỹ thuật FPGA

Video đào tạo bổ sung

Tiêu đề video	Sự miêu tả
Tổng quan về IP JESD204B MegaCore	Khóa học trực tuyến này cung cấp một cái nhìn tổng quan rộng rãi về lõi IP FPGA JESD204B. Để hiểu rõ hơn về tất cả các thuật ngữ và khái niệm được sử dụng trong khóa học, chúng tôi bắt đầu bằng một cuộc thảo luận về các phần có liên quan của đặc tả giao diện JESD204B và tiếp theo là trình bày một số tính năng quan trọng của lõi IP FPGA JESD204B. Cuối cùng, một luồng dữ liệu của hệ thống được sử dụng để mô tả các chi tiết chức năng của lõi.

Tiêu đề video

Sự miêu tả

Tổng quan về IP JESD204B MegaCore

Khóa học trực tuyến này cung cấp một cái nhìn tổng quan rộng rãi về lõi IP FPGA JESD204B. Để hiểu rõ hơn về tất cả các thuật ngữ và khái niệm được sử dụng trong khóa học, chúng tôi bắt đầu bằng một cuộc thảo luận về các phần có liên quan của đặc tả giao diện JESD204B và tiếp theo là trình bày một số tính năng quan trọng của lõi IP FPGA JESD204B. Cuối cùng, một luồng dữ liệu của hệ thống được sử dụng để mô tả các chi tiết chức năng của lõi.

Xem tất cả Hiện ít hơn

FPGA Video nhanh

Video nhanh bổ sung

Tiêu đề video	Sự miêu tả
Video demo Agilex™ 7 FPGA F-Tile JESD204C	Các tiêu chuẩn JESD204B/C đã được hỗ trợ trên nhiều thế hệ FPGAs. Xem bản demo này về cách JESD204C hoạt động trên FPGA Agilex™ 7.
Arria® 10 giao diện với ADI 9144 sử dụng IP JESD204B	Tìm hiểu về khả năng tương tác của lõi IP FPGA JESD204B trên Arria® 10 FPGA với bộ chuyển đổi AD9144 từ Analog Devices Inc. (ADI).
Cách tương tác ADI AD9680 với Lõi IP JESD204B FPGA trên FPGA Stratix® V	Nhận hướng dẫn từng bước về cách thiết lập phần cứng, định cấu hình bộ chuyển đổi tương tự sang kỹ thuật số và định cấu hình lõi IP FPGA JESD204B.
Cách tương tác ADI AD9680 với IP JESD204B FPGA trên Stratix® V	Nhận hướng dẫn từng bước về cách thiết lập phần cứng, định cấu hình bộ chuyển đổi tương tự sang kỹ thuật số và định cấu hình lõi IP FPGA JESD204B.
Cách tương tác TI DAC37J84 với FPGA JESD204B MegaCore trên Stratix® V FPGA	Tìm hiểu về khả năng tương tác của lõi IP FPGA JESD204B trên Stratix® V FPGA với bộ chuyển đổi DAC37J84 từ Texas Instruments.
Video khởi động nhanh IP FPGA JESD204B	Tìm hiểu về tiêu chuẩn JESD204B và giải pháp IP FPGA JESD204B. Tìm hiểu cách bạn có thể dễ dàng tạo một ví dụ thiết kế hoạt động trên phần cứng.
Trình diễn IP FPGA JESD204B	Tìm hiểu về khả năng tương tác của lõi IP FPGA JESD204B trên FPGA Arria® V với bộ chuyển đổi DAC37J84 từ Texas Instruments.

Xem tất cả Hiện ít hơn

7. Gỡ lỗi

Công cụ

Mô tả	Tiêu đề Tài liệu
Vấn đề tín hiệu FTA JESD204B SYNCN không được khẳng định	Mục tiêu của ví dụ gỡ lỗi FTA này là giúp khắc phục sự cố và xác định sự cố liên quan đến Lõi IP JESD204B Altera và giải quyết nó một cách hiệu quả.

Xem tất cả Hiện ít hơn

Hướng dẫn sử dụng

Chủ đề	Agilex™ 7 · JESD204B	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
Tổng quan về IP FPGA	Tổng quan về IP FPGA JESD204B	Hướng dẫn sử dụng GTS JESD204C FPGA IP	Tổng quan về IP FPGA JESD204B	Tổng quan về IP FPGA JESD204B	Tổng quan về IP FPGA JESD204B	Tổng quan về IP FPGA JESD204B	Tổng quan về IP FPGA JESD204B	Tổng quan về IP FPGA JESD204B
Hướng dẫn gỡ lỗi lõi IP	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Thiết kế với GTS JESD204C	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B	Hướng dẫn sử dụng IP FPGA JESD204B - Chương 6: Lõi IP JESD204B
Hướng dẫn nhanh về Điều chỉnh Liên kết Tốc độ cao của Bộ thu phát				AN 871: Điều chỉnh liên kết tốc độ cao của bộ thu phát	AN 871: Điều chỉnh liên kết tốc độ cao của bộ thu phát
Trình kiểm tra liên kết Ethernet			Hướng dẫn Sử dụng Trình kiểm tra Liên kết Ethernet

Xem tất cả Hiện ít hơn

Ghi chú phát hành lõi sở hữu trí tuệ (IP)

Chủ đề	Agilex™ 7 · JESD204B	Agilex™ 7 · JESD204C	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
FPGA IP	Lõi IP FPGA JESD204B			Lõi IP FPGA JESD204B	Lõi IP FPGA JESD204B	Lõi IP FPGA JESD204B	Lõi IP FPGA JESD204B	Lõi IP FPGA JESD204B	Lõi IP FPGA JESD204B
E-Tile	JESD204B FPGA IP	E-Tile JESD204C FPGA IP
Ngói F	JESD204B FPGA IP	JESD204C FPGA IP
GTS			GTS JESD204C FPGA IP

Xem tất cả Hiện ít hơn

Tài nguyên bổ sung

Chủ đề	: Agilex™ 7	Agilex™ 5	Stratix® 10	Cyclone® 10	Cyclone® 10 GX	Arria® 10
Bộ thu phát E-Tile PHY	Bộ thu phát E-Tile PHY		Bộ thu phát E-Tile PHY
Kiến trúc F-Tile	Kiến trúc F-tile và PMA và FEC Direct PHY IP
Bộ thu phát L-Tile và H-Tile PHY			Bộ thu phát L-Tile và H-Tile PHY
PHY Lite cho giao diện song song	PHY Lite cho giao diện song song FPGA IP	PHY Lite cho giao diện song song FPGA IP	PHY Lite cho giao diện song song FPGA IP		PHY Lite cho giao diện song song FPGA IP	PHY Lite cho giao diện song song FPGA IP
Bộ thu phát PHY				Cyclone® Bộ thu phát 10 GX PHY		Arria® 10 Bộ thu phát PHY

Xem tất cả Hiện ít hơn

Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Trung tâm hỗ trợ lõi IP JESD204B và JESD204C

Bắt đầu

1. Lựa chọn thiết bị và IP

Bảng 1 - Hiệu suất lõi IP FPGA JESD204B

Bảng 2 - Hiệu suất lõi IP FPGA JESD204C

2. Quy trình thiết kế và tích hợp IP

3. Thiết kế bo mạch và quản lý nguồn điện

4. Kiểm tra khả năng tương tác và tiêu chuẩn

5. Hướng dẫn sử dụng Ví dụ IP và Thiết kế

Bảng 3: Nguồn lực JESD204B và JESD204C hợp nhất

6. Các khóa đào tạo và video

Đào tạo kỹ thuật FPGA

FPGA Video nhanh

7. Gỡ lỗi

Công cụ

Hướng dẫn sử dụng

Ghi chú phát hành lõi sở hữu trí tuệ (IP)

Tài nguyên bổ sung