Trung tâm hỗ trợ cấu hình thiết bị
Trung tâm Hỗ trợ Cấu hình Thiết bị cung cấp tài liệu và đào tạo để chọn thiết kế và triển khai các tính năng cấu hình.
Trung tâm hỗ trợ cấu hình thiết bị cung cấp tài nguyên cho các thiết bị Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 và Cyclone® 10.
Bạn sẽ tìm thấy thông tin về cách chọn, thiết kế và triển khai các sơ đồ và tính năng cấu hình. Ngoài ra còn có các hướng dẫn về cách đưa hệ thống của bạn lên và gỡ lỗi các liên kết cấu hình. Trang này được sắp xếp thành các danh mục phù hợp với quy trình thiết kế hệ thống cấu hình từ đầu đến cuối.
Nhận hỗ trợ bổ sung cho Kiến trúc hệ thống Agilex™ 7 và Kiến trúc hệ thống Agilex™ 5, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.
Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.
1. Chi tiết cấu hình thiết bị cụ thể
Bảng 1 - Tổng quan về các lược đồ cấu hình và tính năng
Lược đồ Cấu hình | Dòng Thiết bị | Tính năng Cấu hình | |||||||
---|---|---|---|---|---|---|---|---|---|
Mưu |
Độ rộng dữ liệu |
Tốc độ xung nhịp tối đa |
Tốc độ dữ liệu tối đa |
Bảo mật thiết kế |
Cấu hình lại một phần (2) |
Cập nhật hệ thống từ xa |
Sự kiện đơn lẻ làm đảo lộn |
Cấu hình qua Giao thức |
|
Agilex™ 7 · | Truyền phát trực tuyến Avalon® | 32 bit |
125 MHz | 4000 Mbps | √ | √ | Lõi IP Bộ nạp Flash song song II | √ | N/A |
16 bit | 125 MHz | 2000 Mbps |
√ | √ | |||||
8 bit | 125 MHz | 1000 Mbps | √ | √ | |||||
Nối tiếp Hoạt động (AS) | 4 bit | 166(1) MHz | 664 Mb / giây |
√ | √ | √ | √ | √ | |
JTAG | 1 bit | 30 MHz | 30 Mb / giây | √ | √ | N/A | √ | N/A | |
Agilex™ 5 | Truyền phát trực tuyến Avalon® | 16 bit | 125 MHz | 2000 Mbps |
√ | √ | Lõi IP Bộ nạp Flash song song II | √ | N/A |
8 bit | 125 MHz | 1000 Mbps | √ | √ | |||||
Nối tiếp Hoạt động (AS) | 4 bit | 166(1) MHz | 664 Mb / giây | √ | √ | √ | √ | √ | |
JTAG | 1 bit | 30 MHz | 30 Mb / giây | √ | √ | N/A | √ | N/A | |
Stratix® 10 |
Avalon®-ST |
32 bit |
125 MHz |
4000 Mbps |
√ |
√ |
Lõi IP Bộ nạp Flash song song II |
√ |
N/A |
16 bit |
125 MHz |
2000 Mbps |
√ |
√ |
|||||
8 bit |
125 MHz |
1000 Mbps |
√ |
√ |
|||||
Nối tiếp Hoạt động (AS) |
4 bit |
125(1) MHz |
500 Mbps |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 bit |
30 MHz |
30 Mb / giây |
√ |
√ |
N/A |
√ |
N/A |
|
Arria® 10 |
Cấu hình qua HPS |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
thông qua HPS |
√ |
N/A |
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
Song song thụ động nhanh (FPP) |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
|
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
8 bit |
100 MHz |
800 Mbps |
√ |
||||||
Nối tiếp Hoạt động (AS) |
4 bit |
100 MHz |
400 Mb / giây |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mb / giây |
√ |
||||||
Nối tiếp thụ động (PS) |
1 bit |
100 MHz |
100 Mb / giây |
√ |
√(3) |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
|
JTAG |
1 bit |
33 MHz |
33 Mb / giây |
|
√(3) |
N/A |
√ |
N/A |
|
Cyclone® 10 GX |
Song song thụ động nhanh (FPP) |
32 bit |
100 MHz |
3200 Mbps |
√ |
√ |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
16 bit |
100 MHz |
1600 Mbps |
√ |
||||||
8 bit |
100 MHz |
800 Mbps |
√ |
||||||
Nối tiếp Hoạt động (AS) |
4 bit |
100 MHz |
400 Mb / giây |
√ |
√(3) |
√ |
√ |
√ |
|
1 bit |
100 MHz |
100 Mb / giây |
√ |
||||||
Nối tiếp thụ động (PS) |
1 bit |
100 MHz |
100 Mb / giây |
√ |
√(3) |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
|
JTAG |
1 bit |
33 MHz |
33 Mb / giây |
N/A |
√(3) |
N/A |
√ |
N/A |
|
Cyclone® 10 LP |
Song song thụ động nhanh (FPP) |
8 bit |
66(4)/100(6) MHz |
528(4)/800(6) Mbps |
N/A |
N/A |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
Nối tiếp thụ động (PS) |
1 bit |
66(4)/133(5) MHz |
66(4)/133(5) Mbps |
N/A |
N/A |
Lõi IP Bộ nạp Flash song song |
√ |
N/A |
|
Nối tiếp Hoạt động (AS) |
1 bit |
40 MHz |
40 Mb / giây |
N/A |
N/A |
√ |
√ |
N/A |
|
JTAG |
1 bit |
25 MHz |
25 Mb / giây |
N/A |
N/A |
N/A |
√ |
N/A |
|
Ghi chú:
|
2. Sơ đồ cấu hình và IP
Hướng dẫn sử dụng cấu hình
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix 10® thiết bị
Cấu hình qua HPS
Định cấu hình phần FPGA của thiết bị SoC bằng cách sử dụng Hệ thống Bộ xử lý Cứng (HPS)
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
- Hướng dẫn Sử dụng FPGA SoC Stratix® 10
- Stratix® 10 Hướng dẫn tham khảo kỹ thuật hệ thống bộ xử lý cứng
Arria® 10 thiết bị
Song song thụ động nhanh
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
Hoạt động nối tiếp
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
Nối tiếp thụ động
Arria® 10 thiết bị GX
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
JTAG
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
3. Tính năng cấu hình nâng cao
Bảo mật thiết bị
Thiết bị Agilex™ 7
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Tài nguyên bổ sung:
Cấu hình lại một phần
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
- Hướng dẫn Sử dụng IP Giải pháp Cấu hình lại Từng phần
- AN 825: Cấu hình lại một phần thiết kế trên Bo mạch phát triển FPGA 10 GX Stratix®
- AN 826: Hướng dẫn cấu hình lại một phần phân cấp cho Stratix® mạch phát triển FPGA 10 GX
- AN 818: Hướng dẫn cấu hình lại một phần cập nhật tĩnh cho bo mạch phát triển FPGA Stratix® 10 GX
- AN 819: Cấu hình lại một phần qua thiết kế tham chiếu PCI Express* cho Stratix® 10 thiết bị
- AN 820: Cấu hình lại một phần phân cấp trên Thiết kế Tham chiếu PCI Express cho Stratix® 10 Thiết bị
Arria® 10 thiết bị
- Hướng dẫn Sử dụng IP Giải pháp Cấu hình lại Từng phần
- Arria® 10 CvP khởi tạo và cấu hình lại một phần thông qua Hướng dẫn sử dụng giao thức
- AN 817: Hướng dẫn cấu hình lại một phần cập nhật tĩnh cho bo mạch phát triển FPGA Arria® 10 GX
- AN 798: Cấu hình lại một phần với Arria® 10 HPS
- AN 797: Cấu hình lại một phần thiết kế trên Arria® 10 GX FPGA Development Board
- AN 784: Cấu hình lại một phần trên thiết kế tham chiếu PCI Express cho Arria® 10 thiết bị
- AN 805: Cấu hình lại một phần phân cấp của thiết kế trên Bảng phát triển SoC Arria® 10
- AN 806: Hướng dẫn cấu hình lại một phần phân cấp cho Arria® mạch phát triển FPGA 10 GX
- AN 813: Cấu hình lại một phần phân cấp trên Thiết kế Tham chiếu PCI Express cho Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Tài nguyên bổ sung:
- Hướng dẫn sử dụng Quartus® Prime Pro Edition: Cấu hình lại một phần
- Hướng dẫn sử dụng Quartus® Prime Standard Edition: Cấu hình lại một phần
- Trang hỗ trợ cấu hình lại một phần
- Hướng dẫn sử dụng Quartus® Prime Standard Edition: Cấu hình lại một phần FPGA IP
- Hướng dẫn Sử dụng Lõi IP Cấu hình lại Một phần
Nâng cấp hệ thống từ xa
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
- Hướng dẫn sử dụng cấu hình Stratix® 10
- Ví dụ về tập lệnh Tcl
- Stratix® 10 Hướng dẫn Sử dụng Cập nhật Hệ thống Từ xa SoC (RSU)
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
Giảm thiểu sự kiện rối loạn đơn lẻ (SEU)
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
- Arria® Sổ tay I/O 10 Core Fabric và Mục đích Chung
- AN 737: Phát hiện và phục hồi SEU trong Arria® 10 thiết bị
- Giảm thiểu sự kiện đơn lẻ trong Arria® 10 thiết bị (Video)
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tài nguyên bổ sung:
Cấu hình qua Giao thức (CvP)
Cấu hình qua trang hỗ trợ giao thức
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
- Arria® 10 CvP Khởi tạo và Cấu hình lại một phần qua Hướng dẫn sử dụng PCI Express*
- Arria® 10 Mã trình điều khiển phần mềm
Cyclone® 10 thiết bị GX
IP truy cập flash
Thiết bị Agilex™ 7
- Hướng dẫn Sử dụng IP Máy khách Hộp thư FPGA
- Hướng dẫn Sử dụng IP FPGA Máy khách Hộp thư Avalon ST
- AN 932: Hướng dẫn di chuyển truy cập flash từ thiết bị dựa trên khối điều khiển sang thiết bị dựa trên SDM
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
- Hướng dẫn Sử dụng IP Máy khách Hộp thư FPGA
- Hướng dẫn Sử dụng IP Máy khách Hộp thư Flash nối tiếp FPGA
- AN 932: Hướng dẫn di chuyển truy cập flash từ thiết bị dựa trên khối điều khiển sang thiết bị dựa trên SDM
Arria® 10 thiết bị
- Hướng dẫn sử dụng Giao diện Flash nối tiếp chung FPGA Lõi IP
- Hướng dẫn sử dụng Lõi IP FPGA song song Giao diện bộ nhớ nối tiếp hoạt động (ASMI)
- Hướng dẫn sử dụng Lõi IP FPGA Bộ nhớ nối tiếp Hoạt động (ASMI) Parallel II
- AN 720: Mô phỏng khối ASMI trong thiết kế của bạn
Cyclone® 10 thiết bị GX
- Hướng dẫn sử dụng Giao diện Flash nối tiếp chung FPGA Lõi IP
- Hướng dẫn sử dụng Lõi IP I FPGA I Song song Giao diện Bộ nhớ nối tiếp Hoạt động (ASMI)
- Hướng dẫn sử dụng Lõi IP FPGA Bộ nhớ nối tiếp Hoạt động (ASMI) Parallel II
- AN 720: Mô phỏng khối giao diện bộ nhớ nối tiếp chủ động (ASMI) trong thiết kế của bạn
Cyclone® 10 thiết bị LP
- Hướng dẫn sử dụng Giao diện Flash nối tiếp chung FPGA Lõi IP
- Hướng dẫn sử dụng Lõi IP FPGA song song Giao diện bộ nhớ nối tiếp hoạt động (ASMI)
- Hướng dẫn sử dụng Lõi IP FPGA Bộ nhớ nối tiếp Hoạt động (ASMI) Parallel II
- AN 720: Mô phỏng khối giao diện bộ nhớ nối tiếp chủ động (ASMI) trong thiết kế của bạn
Chip ID IP
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
4. Quy trình thiết kế phần mềm Quartus® Prime
Bảng 2 - Quy trình tạo tệp lập trình và cài đặt cấu hình thiết bị
Mô tả | chủ đề |
---|---|
Cài đặt chung |
|
Cài đặt cấu hình |
|
Cài đặt tệp lập trình |
|
Cài đặt tính năng nâng cao tùy chọn khác |
|
Tạo tập tin cấu hình và lập trình |
|
Tôi có thể tìm thông tin về cài đặt cấu hình thiết bị và cấu hình &; tạo tệp lập trình ở đâu?
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
5. Thiết kế bo mạch
Tôi có thể tìm thông tin về Hướng dẫn thiết kế cấu hình thiết bị ở đâu?
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
- Hướng dẫn thiết kế thiết bị: Agilex™ 5 FPGAs và SoC
- Hướng dẫn di chuyển thiết bị Cyclone® V sang Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Tôi có thể tìm thông tin về hướng dẫn kết nối cho mã pin cấu hình ở đâu?
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Tôi có thể tìm thông tin về thông số kỹ thuật cấu hình ở đâu?
Thông số kỹ thuật cấu hình trong bảng dữ liệu thiết bị chỉ định các thông số kỹ thuật sau:
- Thông số kỹ thuật thời gian cho các chân điều khiển cấu hình
- Thông số kỹ thuật Thời gian/Hiệu suất cho từng sơ đồ cấu hình được hỗ trợ
- Kích thước luồng bit cấu hình
Thiết bị Agilex™ 7
Thiết bị Agilex™ 5
Stratix® 10 thiết bị
Arria® 10 thiết bị
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
6. Gỡ lỗi
Công cụ gỡ lỗi cấu hình giúp bạn gỡ lỗi các vấn đề về lập trình và cấu hình. Công cụ này được hỗ trợ trong Quartus® Prime Pro Edition Programmer phiên bản 21.3 trở đi.
AN 955: Công cụ gỡ lỗi cấu hình của lập trình viên
Trình khắc phục sự cố cấu hình FPGA
Công cụ gỡ lỗi bảng điều khiển hệ thống Agilex™ 7 và Stratix® 10 FPGA sử dụng JTAG
Stratix® 10 FPGA SDM Debug Toolkit giúp bạn gỡ lỗi các vấn đề cấu hình của mình.
- Nó có sẵn trong phần mềm Quartus Prime Pro Edition v18.1 trở đi.
Tìm kiếm một công cụ để gỡ lỗi cấu hình lỗi / bảo mật thiết kế / phát hiện lỗi kiểm tra dự phòng theo chu kỳ (CRC) trên Arria® 10 thiết bị?
- Để có được công cụ chẩn đoán cấu hình này, vui lòng liên hệ với đại diện bán hàng Altera của bạn.
Bạn có thể sử dụng trình khắc phục sự cố hoặc phân tích cây lỗi này để xác định các nguyên nhân có thể xảy ra lỗi cấu hình.
Giải pháp cơ sở tri thức
Truy cập Cơ sở kiến thức, nhập các từ khóa của vấn đề bạn gặp phải để tìm giải pháp.
Thiết bị cấu hình
Bảng 3 - Thiết bị cấu hình FPGA
Cấu hình Dòng thiết bị | Dung lượng | Gói Điện | áp | FPGA Khả năng tương thích của Dòng Sản phẩm |
---|---|---|---|---|
EPCQ-A† | 4 Mb – 32 Mb | SOIC 8 chân | 3.3 V | Tương thích với Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP và các dòng FPGA trước đó. |
EPCQ-A† | 64 Mb – 128 Mb | SOIC 16 chân | 3.3 V | Tương thích với Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP và các dòng FPGA trước đó. |
Ghi chú: Dòng EPCQ-A † được hỗ trợ từ Phần mềm Quartus® Prime Standard Edition v17.1 trở đi. Để được hỗ trợ dòng sản phẩm cho các dòng sản phẩm cũ không được bao gồm trong phiên bản 17.1, hãy nộp Yêu cầu Dịch vụ. Xem thêm Thiết bị cấu hình. |
Bảng 4 - Thiết bị cấu hình của bên thứ ba được hỗ trợ
FPGA Số bộ phận | nhà cung cấp | Địa chỉ byte Cài | đặt đồng hồ giả | Đèn flash hỗ trợ bốn vĩnh viễn? | Danh mục hỗ trợ | |||
---|---|---|---|---|---|---|---|---|
Tiền tố | Hậu tố | ASx1 | ASx4 | |||||
Agilex™ 7 · | Micrômet | MT25QU128 | ABA8E12-0AAT | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Altera Đã kiểm tra và hỗ trợ |
MT25QU256 | ABA8E12-0AAT | |||||||
MT25QU512 | ABB8E12-0AAT | |||||||
MT25QU01G | BBB8E12-0AAT | |||||||
MT25QU02G | CBB8E12-0AAT | |||||||
Macronix(10) | MX25U12835F | XDI-10G | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Altera Đã kiểm tra và hỗ trợ | |
MX25U25643G | XDI00 | Được biết đến với công việc(13) | ||||||
MX25U25645G | XDI00 | Altera Đã kiểm tra và hỗ trợ | ||||||
MX25U51245G | XDI00 | |||||||
MX66U1G45G | XDI00 | |||||||
MX66U2G45G | XRI00 | |||||||
ISSI | IS25WP256E | -RHLE | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
IS25WP512M | -RHLE | |||||||
IS25WP01G | -RHLE(22) | |||||||
Thiết bị Gigadevice | GD25LB512ME | BFRY(23) | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
GD25LT512ME | BIRY(23) | |||||||
GD55LB01GE | BIRY(23) | |||||||
GD55LT01GE | BFRY(23) | |||||||
GD55LB02GE | BIR(23) | |||||||
Trái phiếu chiến thắng | W25Q512NW | FIA(23) | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
W25Q02NW | BẠCH TẠNG | Được biết đến với công việc(11) | ||||||
W25Q01NW | BẠCH TẠNG | |||||||
Agilex™ 5 | Các thiết bị Agilex™ 5 hỗ trợ bộ điều khiển flash QSPI chung có khả năng hỗ trợ bất kỳ thiết bị flash Quad SPI nào đáp ứng cả hai tiêu chí sau.
Altera khuyên bạn nên sử dụng các thiết bị flash QSPI từ Micron*, Macronix* và ISSI*. Thiết bị quad SPI đáp ứng cả hai tiêu chí trên được hỗ trợ bởi Quartus Programming File Generator Tools và Quartus Programmer phiên bản 24.1 Pro Edition hoặc các phiên bản mới hơn. Để biết thêm thông tin, hãy tham khảo Hướng dẫn sử dụng cấu hình thiết bị: Agilex™ 5 FPGAs và SoC. |
|||||||
Stratix® 10 | Micrômet | MT25QU128 | ABA8ESF-0SIT | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(11) |
MT25QU256 | ABA8E12-1SIT | |||||||
MT25QU512 | ABB8ESF-0SIT | |||||||
MT25QU01G | BBB8ESF-0SIT | AlteraTested và được hỗ trợ | ||||||
MT25QU02G | CBB8E12-0SIT | Được biết đến với công việc(11) | ||||||
Macronix(10) | MX25U12835F | MI-100 | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(11) | |
MX25U25643G | XDI00 | Được biết đến với công việc(13) | ||||||
MX25U25645G | XDI00 | |||||||
MX25U51245G | XDI00 | |||||||
MX66U51235F | XDI-10G | Được biết đến với công việc(11) | ||||||
MX66U1G45G | XDI00 | |||||||
MX66U2G45G | XRI00 | Altera Đã kiểm tra và hỗ trợ | ||||||
ISSI | IS25WP256E | -RHLE | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
IS25WP512M | -RHLE | |||||||
IS25WP01G | -RILE(22) | |||||||
Thiết bị Gigadevice | GD25LB512ME | BFRY(23) | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
GD25LT512ME | BIRY(23) | |||||||
GD55LB01GE | BIRY(23) | |||||||
GD55LT01GE | BFRY(23) | |||||||
GD55LB02GE | BIR(23) | |||||||
Trái phiếu chiến thắng | W25Q512NW | FIA(23) | 3 byte(1) | N/A | Chú thích(14) | Không(6) | Được biết đến với công việc(13) | |
W25Q02NW | BẠCH TẠNG | Được biết đến với công việc(11) | ||||||
W25Q01NW | BẠCH TẠNG | |||||||
Arria® 10 Cyclone® 10 GX |
Micrômet | MT25QU256 | ABA8E12-1SIT | 4 byte(4) | 10(4) | 10(4) | Không(6) | Được biết đến với công việc(11) |
MT25QU512 | ABB8ESF-0SIT | Được biết đến với công việc(13) | ||||||
MT25QU512 | ABB8E12-0SIT | Được biết đến với công việc(12) | ||||||
MT25QL512 | ABA8ESF-0SIT | |||||||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QU01G | BBB8ESF-0SIT | Được biết đến với công việc(13) | ||||||
MT25QU01G | BBB8E12-0SIT | Được biết đến với công việc(12) | ||||||
MT25QU01G | BBA8E12-0SIT | |||||||
MT25QU02G | CBB8E12-0SIT | Được biết đến với công việc(13) | ||||||
Macronix | MX25U256 | 45GXDI54(3) | 4-byte(5) | 10(5) | 10(5) | Có(6) | Được biết đến với công việc(11) | |
MX25U512 | 45GXDI54(3) | |||||||
MX25U512 | 45GMI00(18) | 3 byte(1) | 8(1) | 6(1) | Không(6) | Được biết đến với công việc(12) | ||
MX66L512 | 35FMI-10G(19) | |||||||
MX66U1G | 45GXDI54(3) | 4-byte(5) | 10(5) | 10(5) | Có(6) | Được biết đến với công việc(11) | ||
MX66L1G | 45GMI-10G(20) | 3 byte(1) | 8(1) | 6(1) | Không(6) | Được biết đến với công việc(12) | ||
MX66U2G | 45GXRI54(3) | 4-byte(5) | 10(5) | 10(5) | Có(6) | Được biết đến với công việc(11) | ||
Cây bách/Infineon | S25FS512 | SDSBHV210 | 3-byte(1)(2) | 8(1) | 6(1) | Không(6) | Được biết đến với công việc(12) | |
S25FL512(25) | AGMFI011 | |||||||
S70FL01G(25) | SAGMFI011 | |||||||
Stratix® V Arria® V Arria® V SoC Cyclone® V Cyclone® V SoC
|
Micrômet | MT25QL128 | ABA8ESF-0SIT | 3 byte(1) | 12(4) | 12(4) | Không(6) | Được biết đến với công việc(13) |
MT25QU128 | ABA8ESF-0SIT | 3 byte(1) | 10(1) | 10(1) | Không(6) | Được biết đến với công việc(12) | ||
MT25QU256 | ABA8ESF-0SIT | |||||||
MT25QL256 | ABA8ESF-0SIT | 4 byte(4) | 4(4) | 10(4) | Không(6) | Được biết đến với công việc(13) | ||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QL512 | ABA8ESF-0SIT | 3 byte(1) | 10(1) | 10(1) | Không(6) | Được biết đến với công việc(12) | ||
MT25QL01G | BBB8ESF-0SIT | 4 byte(4) | 4(4) | 10(4) | Không(6) | Được biết đến với công việc(13) | ||
MT25QL02G | CBB8E12-0SIT | Được biết đến với công việc(11) | ||||||
Macronix | MX25L128 | 33FMI-10G(15) | 3-byte(1)(2) | 8(1) | 6(1) | Không(6) | Được biết đến với công việc(13) | |
MX25L256 | 45GMI-08G(16) | |||||||
MX25L256 | 35FMI-10G(16) | Được biết đến với công việc(12) | ||||||
MX25L512 | 45GMI-08G(15) | Được biết đến với công việc(13) | ||||||
MX66L512 | 35FMI-10G(15) | Được biết đến với công việc(12) | ||||||
MX25U512 | 45GMI00(16) | |||||||
MX25U512 | 45GXDI00(16) | |||||||
MX66L1G | 45GMI-10G(16) | |||||||
MX66U2G | 45GXR100(15) | |||||||
Cây bách/Infineon | S25FL128(25) | SAGMFI000 | 3-byte(1)(2) | 8(1) | 6(1) | Không(6) | Được biết đến với công việc(13) | |
S25FL256(25) | SAGMFI000 | |||||||
S25FL512(25) | SAGMFI010 | |||||||
S25FL512(25) | SAGMFIG11 | Được biết đến với công việc(12) | ||||||
S70FL01G(25) | SAGMFI011(17) | |||||||
Thiết bị Gigadevice | GD25Q127 | CFIG(15) | 3-byte(1)(2) | 8(1) | 4(1) | Không(6) | Được biết đến với công việc(12) | |
GD25Q256 | DFIG(15) | |||||||
Cyclone® 10 LP | Micrômet | MT25QL128 | ABA8ESF-0SIT | 3-byte(1)(2) | 8(1) | N/A | Không(6) | Được biết đến với công việc(11) |
MT25QL256 | ABA8ESF-0SIT | |||||||
MT25QL512 | ABB8ESF-0SIT | |||||||
MT25QL01G | BBB8ESF-0SIT | |||||||
MT25QL02G | CBB8E12-0SIT | |||||||
Macronix | MX25L128 | 33FMI-10G | 3-byte(1)(2) | 8(1) | N/A | Không(6) | Được biết đến với công việc(11) | |
MX25L256 | 45GMI-08G | |||||||
MX25L512 | 45GMI-08G | |||||||
Cây bách/Infineon | S25FL128(25) | SAGMFI000 | 3-byte(1)(2) | 8(1) | N/A | Không(6) | Được biết đến với công việc(11) | |
S25FL256(25) | SAGMFI000 | |||||||
S25FL512(25) | SAGMFI0I0 | |||||||
Ghi chú:
|
||||||||
Bảng 3 trình bày các tiêu chí về thiết bị cấu hình của bên thứ ba được Quartus Convert Programming File Tools/Programming File Generator và Quartus Programmer phiên bản 21.3 Pro Edition và 20.1 Standard Edition trở đi hỗ trợ. Altera đã kiểm tra và hỗ trợ: Các thiết bị này được kiểm tra hồi quy bằng các công cụ FPGA và việc sử dụng chúng được hỗ trợ đầy đủ bởi Hỗ trợ kỹ thuật FPGA Altera. Được biết là hoạt động: Các thiết bị này được hỗ trợ bởi Quartus Convert Programming File File Tools hoặc Programming File Generator Tools và Quartus Programmer phiên bản 21.3 Pro Edition hoặc 20.1 Standard Edition hoặc các phiên bản mới hơn. Đối với các thiết bị không được liệt kê rõ ràng trong danh sách Thiết bị Cấu hình trong Công cụ tạo tệp lập trình, bạn có thể xác định thiết bị tùy chỉnh bằng cách sử dụng các tùy chọn menu có sẵn. |
Ví dụ thiết kế và thiết kế tham khảo
Thiết bị Agilex™ 7
- Ví dụ thiết kế lõi IP FPGA ứng dụng hộp thư Agilex™ 7 (Truy cập flash QSPI và Cập nhật hệ thống từ xa)
- Đọc Chip ID sử dụng IP Hộp thư AVST trong Agilex™ 7
- Thiết kế Ví dụ CvP P-tile Agilex™ 7 cho chế độ Khởi tạo
Stratix® 10 thiết bị
- Stratix® 10 Ví dụ thiết kế Lõi IP FPGA Máy khách Hộp thư (Truy cập flash QSPI và Cập nhật Hệ thống Từ xa)
- Stratix® 10 mẫu thiết kế khởi tạo CvP
- Stratix® Ví dụ thiết kế CvP 10 H-Tile
- Stratix® Thiết kế mẫu CvP 10 H-tile cho chế độ khởi tạo
- Stratix® Thiết kế mẫu CvP 10 H-tile cho chế độ Cập nhật
- Stratix® 10 ví dụ thiết kế lõi IP FPGA ứng dụng hộp thư flash nối tiếp
Arria® 10 thiết bị
- Thiết kế ví dụ CvP cho Bộ phát triển FPGA 10 GX Arria® (FPGA Wiki)
- Arria® 10 Cập nhật hệ thống từ xa (RSU) với giao diện Avalon-MM (FPGA Wiki)
- Cổng cập nhật bo mạch sử dụng thiết kế tham chiếu bộ nhớ flash EPCQ
- Lập trình Flash có thể tùy chỉnh cho Arria® 10
Cyclone® 10 thiết bị GX
Cyclone® 10 thiết bị LP
Bảng 5 - Các khóa đào tạo và video
Tiêu đề video |
Sự miêu tả |
---|---|
Giới thiệu về Cấu hình FPGAs | Tìm hiểu các lược đồ cấu hình, giải pháp, tính năng và công cụ có sẵn để định cấu hình thiết bị cấu hình FPGAs và lập trình. |
Tìm hiểu sự khác biệt giữa tất cả các lược đồ cấu hình có thể được sử dụng để định cấu hình FPGAs. |
|
Tìm hiểu các tính năng cấu hình độc đáo có sẵn trong 10 thiết bị Stratix®. |
|
Tìm hiểu cách thiết lập và thực hiện RSU trong thiết bị MAX® 10. |
|
Tìm hiểu quy trình và các công cụ có sẵn để nhanh chóng tùy chỉnh và tạo phần mềm khởi động giai đoạn hai. |
|
Tìm hiểu cách tạo và lập trình Arria® 10 FPGAs SoC với hình ảnh khởi động giai đoạn hai được mã hóa và / hoặc ký. |
|
Giảm thiểu sự kiện đơn lẻ trong các thiết bị Arria® 10 và Cyclone® 10 GX |
Tìm hiểu các tính năng của dòng thiết bị Arria® 10 và Cyclone® 10 GX có thể được sử dụng trong việc thiết kế giải pháp giảm thiểu SEU của riêng bạn. |
Tìm hiểu cách bạn có thể cải thiện giải pháp xử lý độ nhạy của mình bằng cách bổ sung kỹ thuật giảm thiểu sự kiện rối loạn đơn lẻ (SEU) với tính năng được gọi là gắn thẻ phân cấp. |
|
Tìm hiểu về lõi IP Fault Injection và phần mềm Fault Injection Debugger để giảm tỷ lệ Failure in Time (FIT). |
|
Tìm hiểu cách sử dụng Giao diện Flash nối tiếp chung FPGA Lõi IP để lập trình bất kỳ thiết bị flash loại giao diện ngoại vi nối tiếp (SPI) nào. |
|
Tổng quan về phần cứng SoC: Bộ điều khiển flash và giao thức giao diện |
Tìm hiểu về Hệ thống con bộ xử lý cứng (HPS) có trên các SoC Cyclone® V, Arria® V và Arria® 10. Khóa đào tạo trực tuyến bao gồm thông tin về bộ điều khiển lưu trữ không bay hơi và các giao thức giao diện khác nhau. |
Cấu hình lại một phần cho thiết bị FPGA: Giới thiệu &; Phân công dự án |
Đào tạo cấu hình lại một phần phần 1/4. Phần này của khóa đào tạo giới thiệu cho bạn tính năng PR và quy trình thiết kế chung cho một thiết kế PR. Bạn cũng sẽ tìm hiểu về phân vùng thiết kế và phân công khu vực Khóa logic, các bài tập cần thiết để thực hiện thiết kế PR và các đề xuất về cách lập kế hoạch sàn cho thiết kế PR. |
Cấu hình lại một phần cho thiết bị FPGA: Hướng dẫn thiết kế &; Yêu cầu máy chủ |
Đào tạo cấu hình lại một phần phần 2/4. Phần này của khóa đào tạo thảo luận về các hướng dẫn để tạo ra một thiết kế PR, bao gồm việc tạo ra một siêu tập hợp cổng và logic đóng băng. Nó cũng thảo luận về các yêu cầu đối với máy chủ PR, logic được thêm vào vùng tĩnh của thiết kế hoặc thiết bị bên ngoài để kiểm soát các hoạt động PR. |
Cấu hình lại một phần cho các thiết bị FPGA: PR, Host, IP &; Triển khai |
Đào tạo cấu hình lại một phần phần 3/4. Phần này của khóa đào tạo thảo luận về tất cả các IP PR có trong phần mềm Quartus Prime, bao gồm IP Bộ điều khiển PR, IP Bộ điều khiển Vùng và IP Freeze Bridge. Bạn cũng sẽ thấy cách sử dụng các IP này để triển khai thiết kế máy chủ bên trong hoặc bên ngoài. |
Cấu hình lại một phần cho thiết bị FPGA: Tệp đầu ra & Trình diễn |
Đào tạo cấu hình lại một phần phần 4/4. Phần cuối cùng của khóa đào tạo này thảo luận về toàn bộ quy trình thiết kế cho một dự án PR. Nó cũng xem xét các tệp đầu ra từ luồng. Cũng bao gồm một cuộc trình diễn về một thiết kế PR hoàn chỉnh và chức năng bằng cách sử dụng bộ phát triển Arria® 10 GX. |
Bảng 6 - Video bổ sung
Tiêu đề video |
Sự miêu tả |
---|---|
Triển khai Thiết kế cấu hình lại một phần trong Qsys cho FPGAs |
Xem video này để tìm hiểu cách triển khai Thiết kế cấu hình lại từng phần trong Qsys cho FPGAs. |
Xem video này để tìm hiểu cách thực hiện tính năng Nâng cấp Hệ thống Từ xa trên Cyclone® 10 LP FPGA |
|
Xem video này để tìm hiểu cách định cấu hình thiết bị Arria® 10 của bạn bằng giao thức PCIe. |
|
Cách tùy chỉnh tệp JAM cho nhiều thiết bị JTAG trong một chuỗi JTAG duy nhất Phần 1 |
Xem video này để tìm hiểu về cách tùy chỉnh tệp JAM cho bo mạch có chuỗi JTAG đa thiết bị. |
Cách tùy chỉnh tệp JAM cho nhiều thiết bị JTAG trong một chuỗi JTAG duy nhất Phần 2 |
Xem video này để tìm hiểu về cách tùy chỉnh tệp JAM cho bo mạch có chuỗi JTAG đa thiết bị. |
Xem video này để tìm hiểu về các lược đồ cấu hình khác với cấu hình JTAG thông thường. Ngoài ra, video này bao gồm lõi IP bộ nạp flash nối tiếp (SFL). |
Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.