Trung tâm hỗ trợ cấu hình thiết bị

Trung tâm Hỗ trợ Cấu hình Thiết bị cung cấp tài liệu và đào tạo để chọn thiết kế và triển khai các tính năng cấu hình.

Trung tâm hỗ trợ cấu hình thiết bị cung cấp tài nguyên cho các thiết bị Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 và Cyclone® 10.

Bạn sẽ tìm thấy thông tin về cách chọn, thiết kế và triển khai các sơ đồ và tính năng cấu hình. Ngoài ra còn có các hướng dẫn về cách đưa hệ thống của bạn lên và gỡ lỗi các liên kết cấu hình. Trang này được sắp xếp thành các danh mục phù hợp với quy trình thiết kế hệ thống cấu hình từ đầu đến cuối.

Nhận hỗ trợ bổ sung cho Kiến trúc hệ thống Agilex™ 7, Kiến trúc hệ thống Agilex™ 5 và Kiến trúc hệ thống Agilex™ 3, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.

Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.

1. Chi tiết cấu hình thiết bị cụ thể

Bảng 1 - Tổng quan về các lược đồ cấu hình và tính năng

Lược đồ Cấu hình Dòng Thiết bịTính năng Cấu hình

Mưu

Độ rộng dữ liệu

Tốc độ xung nhịp tối đa

Tốc độ dữ liệu tối đa

Bảo mật thiết kế

Cấu hình lại một phần (2)

Cập nhật hệ thống từ xa

Sự kiện đơn lẻ làm đảo lộn

Cấu hình qua Giao thức
Agilex™ 7 · Truyền phát trực tuyến Avalon®

32 bit

 125 MHz 4000 Mbps √ √ Lõi IP Bộ nạp Flash song song II √ N/A
16 bit 125 MHz

2000 Mbps

 √ √
8 bit 125 MHz 1000 Mbps √ √
Nối tiếp Hoạt động (AS) 4 bit 166(1) MHz

664 Mb / giây

 √ √ √ √ √
JTAG 1 bit 30 MHz 30 Mb / giây √ √ N/A √ N/A
Agilex™ 5 Truyền phát trực tuyến Avalon® 16 bit 125 MHz

2000 Mbps

 √ √ Lõi IP Bộ nạp Flash song song II √ N/A
8 bit 125 MHz 1000 Mbps √ √
Nối tiếp Hoạt động (AS) 4 bit 166(1) MHz 664 Mb / giây √ √ √ √ √
JTAG 1 bit 30 MHz 30 Mb / giây √ √ N/A √ N/A
Agilex™ 3 Truyền phát trực tuyến Avalon® 16 bit 125 MHz 2000 Mbps √ √ Lõi IP Bộ nạp Flash song song II √ N/A
8 bit 125 MHz 1000 Mbps √ √
Nối tiếp Hoạt động (AS) 4 bit 166(1) MHz 664 Mb / giây √ √ √ √ √
JTAG 1 bit 30 MHz 30 Mb / giây √ √ N/A √ N/A

Stratix® 10

Avalon®-ST

32 bit

125 MHz

4000 Mbps

√

√

Lõi IP Bộ nạp Flash song song II

√

N/A

16 bit

125 MHz

2000 Mbps

√

√

8 bit

125 MHz

1000 Mbps

√

√

Nối tiếp Hoạt động (AS)

4 bit

125(1) MHz

500 Mbps

√

√

√

√

√

JTAG

1 bit

30 MHz

30 Mb / giây

√

√

N/A

√

N/A

Arria® 10

Cấu hình qua HPS

32 bit

100 MHz

3200 Mbps

√

√

thông qua HPS

√

N/A

16 bit

100 MHz

1600 Mbps

√

Song song thụ động nhanh (FPP)

32 bit

100 MHz

3200 Mbps

√

√

Lõi IP Bộ nạp Flash song song

√

N/A

16 bit

100 MHz

1600 Mbps

√

8 bit

100 MHz

800 Mbps

√

Nối tiếp Hoạt động (AS)

4 bit

100 MHz

400 Mb / giây

√

√(3)

√

√

√

1 bit

100 MHz

100 Mb / giây

√

Nối tiếp thụ động (PS)

1 bit

100 MHz

100 Mb / giây

√

√(3)

Lõi IP Bộ nạp Flash song song

√

N/A

JTAG

1 bit

33 MHz

33 Mb / giây

√(3)

N/A

√

N/A

Cyclone® 10 GX

Song song thụ động nhanh (FPP)

32 bit

100 MHz

3200 Mbps

√

√

Lõi IP Bộ nạp Flash song song

√

N/A

16 bit

100 MHz

1600 Mbps

√

8 bit

100 MHz

800 Mbps

√

Nối tiếp Hoạt động (AS)

4 bit

100 MHz

400 Mb / giây

√

√(3)

√

√

√

1 bit

100 MHz

100 Mb / giây

√

Nối tiếp thụ động (PS)

1 bit

100 MHz

100 Mb / giây

√

√(3)

Lõi IP Bộ nạp Flash song song

√

N/A

JTAG

1 bit

33 MHz

33 Mb / giây

N/A

√(3)

N/A

√

N/A

Cyclone® 10 LP

Song song thụ động nhanh (FPP)

8 bit

66(4)/100(6) MHz

528(4)/800(6) Mbps

N/A

N/A

Lõi IP Bộ nạp Flash song song

√

N/A

Nối tiếp thụ động (PS)

1 bit

66(4)/133(5) MHz

66(4)/133(5) Mbps

N/A

N/A

Lõi IP Bộ nạp Flash song song

√

N/A

Nối tiếp Hoạt động (AS)

1 bit

40 MHz

40 Mb / giây

N/A

N/A

√

√

N/A

JTAG

1 bit

25 MHz

25 Mb / giây

N/A

N/A

N/A

√

N/A
Ghi chú:
  1. Tốc độ xung nhịp tối đa khi sử dụng OSC_CLK_1 làm nguồn xung nhịp cấu hình. Tốc độ xung nhịp tối đa sẽ giảm nếu bạn sử dụng bộ dao động bên trong làm nguồn xung nhịp cấu hình, trong quá trình hoạt động SmartVID hoặc khi thiết bị ở chế độ người dùng.
  2. Bạn có thể thực hiện cấu hình lại một phần sau khi thiết bị được cấu hình đầy đủ. Để biết thêm thông tin, hãy tham khảo Hướng dẫn Sử dụng Cấu hình lại Một phần.
  3. Cấu hình một phần chỉ có thể được thực hiện khi nó được cấu hình làm máy chủ nội bộ.
  4. Điện áp cung cấp cho logic nội bộ, VCCINT = 1.0 V.
  5. Cung cấp điện áp cho logic bên trong, VCCINT = 1,2 V.
  6. Điện áp cung cấp cho logic bên trong, VCCINT = 1,2 V. Cyclone thiết bị điện áp lõi 10 LP 1,2 V hỗ trợ 133 MHz DCLK fMAX chỉ cho 10CL006, 10CL010, 10CL016, 10CL025 và 10CL040.
Xem tất cả Hiện ít hơn

2. Sơ đồ cấu hình và IP

Hướng dẫn sử dụng cấu hình

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix 10® thiết bị

Cấu hình qua HPS

Định cấu hình phần FPGA của thiết bị SoC bằng cách sử dụng Hệ thống Bộ xử lý Cứng (HPS)

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Song song thụ động nhanh

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

Hoạt động nối tiếp

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

Nối tiếp thụ động

Arria® 10 thiết bị GX

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

JTAG

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

3. Tính năng cấu hình nâng cao

Bảo mật thiết bị

Dòng Agilex™ và Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Tài nguyên bổ sung:

AN 556: Sử dụng các Tính năng Bảo mật Thiết kế trong FPGAs

Cấu hình lại một phần

Thiết bị dòng Agilex™

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Tài nguyên bổ sung:

Nâng cấp hệ thống từ xa

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

Giảm thiểu sự kiện rối loạn đơn lẻ (SEU)

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tài nguyên bổ sung:

Cấu hình qua Giao thức (CvP)

Cấu hình qua trang hỗ trợ giao thức

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

IP truy cập flash

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5 và Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Chip ID IP

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5 và Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

4. Quy trình thiết kế phần mềm Quartus® Prime

Bảng 2 - Quy trình tạo tệp lập trình và cài đặt cấu hình thiết bị

Mô tả chủ đề
Cài đặt chung
  • Trang chung của hộp thoại Tùy chọn Thiết bị và Ghim trong Phần mềm Quartus Prime.
  • Chỉ định các tùy chọn thiết bị. Các tùy chọn này độc lập với sơ đồ cấu hình.
Cài đặt cấu hình
  • Trang cấu hình của hộp thoại Tùy chọn thiết bị và mã pin trong Phần mềm Quartus Prime.
  • Chỉ định lược đồ Cấu hình thiết bị, Cài đặt thiết bị cấu hình và Cài đặt ghim cấu hình.
Cài đặt tệp lập trình
  • Trang Tệp Lập trình của hộp thoại Tùy chọn Thiết bị và Ghim trong Phần mềm Quartus Prime.
  • Chọn định dạng tệp lập trình để tạo. Chọn tệp lập trình trong trang này là tùy chọn, người dùng nên sử dụng Chuyển đổi tệp lập trình hoặc Trình tạo tệp lập trình để chuyển đổi / tạo loại tệp lập trình để sử dụng sơ đồ cấu hình đã chọn.
Cài đặt tính năng nâng cao tùy chọn khác
  • CRC phát hiện lỗi, Cài đặt CvP và Cấu hình lại một phần của hộp thoại Tùy chọn thiết bị và chân trong Phần mềm Quartus Prime.
  • Trang CRC phát hiện lỗi - Chỉ định có sử dụng phát hiện lỗi hay không và tốc độ kiểm tra.
  • Trang Cài đặt CvP - Chỉ định loại cài đặt CvP.
  • Trang Cấu hình lại một phần - Chỉ định cài đặt Cấu hình lại một phần.
Tạo tập tin cấu hình và lập trình
  • Sau khi biên dịch thiết kế hoàn tất, Chuyển đổi tệp lập trình hoặc Trình tạo tệp lập trình là công cụ trong Phần mềm Quartus Prime để chuyển đổi / tạo loại tệp lập trình cho sơ đồ cấu hình hoặc tính năng cấu hình đã chọn.
Xem tất cả Hiện ít hơn

Tôi có thể tìm thông tin về cài đặt cấu hình thiết bị và cấu hình &; tạo tệp lập trình ở đâu?

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

5. Thiết kế bo mạch

Tôi có thể tìm thông tin về Hướng dẫn thiết kế cấu hình thiết bị ở đâu?

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Tôi có thể tìm thông tin về hướng dẫn kết nối cho mã pin cấu hình ở đâu?

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Tôi có thể tìm thông tin về thông số kỹ thuật cấu hình ở đâu?

Thông số kỹ thuật cấu hình trong bảng dữ liệu thiết bị chỉ định các thông số kỹ thuật sau:

  • Thông số kỹ thuật thời gian cho các chân điều khiển cấu hình
  • Thông số kỹ thuật Thời gian/Hiệu suất cho từng sơ đồ cấu hình được hỗ trợ
  • Kích thước luồng bit cấu hình

Thiết bị Agilex™ 7

Thiết bị Agilex™ 5

Thiết bị Agilex™ 3

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

6. Gỡ lỗi

Công cụ gỡ lỗi cấu hình giúp bạn gỡ lỗi các vấn đề về lập trình và cấu hình. Công cụ này được hỗ trợ trong Quartus® Prime Pro Edition Programmer phiên bản 21.3 trở đi.

AN 955: Công cụ gỡ lỗi cấu hình của lập trình viên

Trình khắc phục sự cố cấu hình FPGA

Công cụ gỡ lỗi bảng điều khiển hệ thống Agilex™ 7 và Stratix® 10 FPGA sử dụng JTAG

Stratix® 10 FPGA SDM Debug Toolkit giúp bạn gỡ lỗi các vấn đề cấu hình của mình.

  • Nó có sẵn trong phần mềm Quartus Prime Pro Edition v18.1 trở đi.

Tìm kiếm một công cụ để gỡ lỗi cấu hình lỗi / bảo mật thiết kế / phát hiện lỗi kiểm tra dự phòng theo chu kỳ (CRC) trên Arria® 10 thiết bị?

  • Để có được công cụ chẩn đoán cấu hình này, vui lòng liên hệ với đại diện bán hàng Altera của bạn.

Bạn có thể sử dụng trình khắc phục sự cố này, phân tích cây lỗi hoặc hướng dẫn khắc phục sự cố để xác định các nguyên nhân có thể gây ra lỗi cấu hình.

Giải pháp cơ sở tri thức

Truy cập Cơ sở kiến thức, nhập các từ khóa của vấn đề bạn gặp phải để tìm giải pháp.

Thiết bị bộ nhớ flash được hỗ trợ (Thiết bị cấu hình)

Bảng 3 - Thiết bị cấu hình FPGA

Cấu hình Dòng thiết bị Dung lượng Gói Điện áp FPGA Khả năng tương thích của Dòng Sản phẩm
EPCQ-A† 4 Mb – 32 Mb SOIC 8 chân 3.3 V Tương thích với Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP và các dòng FPGA trước đó.
EPCQ-A† 64 Mb – 128 Mb SOIC 16 chân 3.3 V Tương thích với Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP và các dòng FPGA trước đó.
Ghi chú: Dòng EPCQ-A † được hỗ trợ từ Phần mềm Quartus® Prime Standard Edition v17.1 trở đi. Để được hỗ trợ dòng sản phẩm cho các dòng sản phẩm cũ không được bao gồm trong phiên bản 17.1, hãy nộp Yêu cầu Dịch vụ. Xem thêm Thiết bị cấu hình.
Xem tất cả Hiện ít hơn

Bảng 4 - Thiết bị cấu hình của bên thứ ba được hỗ trợ

của
FPGA Số bộ phậnnhà cung cấpĐịa chỉ byte Càiđặt đồng hồ giảĐèn flash hỗ trợ bốn vĩnh viễn?Danh mục hỗ trợ
Tiền tố Hậu tố ASx1 ASx4
Agilex™ 7(26) Micrômet MT25QU128 ABA8E12-0AAT 3 byte(1) N/A Chú thích(14) Không(6) Altera Đã kiểm tra và hỗ trợ
MT25QU256 ABA8E12-0AAT
MT25QU512 ABB8E12-0AAT
MT25QU01G BBB8E12-0AAT
MT25QU02G CBB8E12-0AAT
Macronix(10) MX25U12835F XDI-10G 3 byte(1) N/A Chú thích(14) Không(6) Altera Đã kiểm tra và hỗ trợ
MX25U25643G XDI00 Được biết đến với công việc(13)
MX25U25645G XDI00 Altera Đã kiểm tra và hỗ trợ
MX25U51245G XDI00
MX66U1G45G XDI00
MX66U2G45G XRI00
ISSI IS25WP256E -RHLE 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
IS25WP512M -RHLE
IS25WP01G -RHLE(22)
Thiết bị Gigadevice GD25LB512ME BFRY(23) 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
GD25LT512ME BIRY(23)
GD55LB01GE BIRY(23)
GD55LT01GE BFRY(23)
GD55LB02GE BIR(23)
Trái phiếu chiến thắng W25Q512NW FIA(23) 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
W25Q02NW BẠCH TẠNG Được biết đến với công việc(11)
W25Q01NW BẠCH TẠNG
Agilex™ 5 và Agilex™ 3

Hỗ trợ bộ điều khiển flash QSPI chung có khả năng hỗ trợ bất kỳ thiết bị flash Quad SPI nào đáp ứng cả hai tiêu chí sau.

  • Hỗ trợ tiêu chuẩn Serial Flash Discoverable Parameter (SFDP)
  • Hỗ trợ đặt lại mã pin chuyên dụng

Altera khuyên bạn nên sử dụng các thiết bị flash QSPI từ Micron*, Macronix* và ISSI*. Thiết bị quad SPI đáp ứng cả hai tiêu chí trên được hỗ trợ bởi Quartus Programming File Generator Tools và Quartus Programmer phiên bản 24.1 Pro Edition hoặc các phiên bản mới hơn. Để biết thêm thông tin, hãy tham khảo Hướng dẫn sử dụng cấu hình thiết bị: Agilex™ 5 FPGAs và SoC.
Stratix® 10 Micrômet MT25QU128 ABA8ESF-0SIT 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(11)
MT25QU256 ABA8E12-1SIT
MT25QU512 ABB8ESF-0SIT
MT25QU01G BBB8ESF-0SIT AlteraTested và được hỗ trợ
MT25QU02G CBB8E12-0SIT Được biết đến với công việc(11)
Macronix(10) MX25U12835F MI-100 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(11)
MX25U25643G XDI00 Được biết đến với công việc(13)
MX25U25645G XDI00
MX25U51245G XDI00
MX66U51235F XDI-10G Được biết đến với công việc(11)
MX66U1G45G XDI00
MX66U2G45G XRI00 Altera Đã kiểm tra và hỗ trợ
ISSI IS25WP256E -RHLE 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
IS25WP512M -RHLE
IS25WP01G -RILE(22)
Thiết bị Gigadevice GD25LB512ME BFRY(23) 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
GD25LT512ME BIRY(23)
GD55LB01GE BIRY(23)
GD55LT01GE BFRY(23)
GD55LB02GE BIR(23)
Trái phiếu chiến thắng W25Q512NW FIA(23) 3 byte(1) N/A Chú thích(14) Không(6) Được biết đến với công việc(13)
W25Q02NW BẠCH TẠNG Được biết đến với công việc(11)
W25Q01NW BẠCH TẠNG

Arria® 10

Cyclone® 10 GX

 Micrômet MT25QU256 ABA8E12-1SIT 4 byte(4) 10(4) 10(4) Không(6) Được biết đến với công việc(11)
MT25QU512 ABB8ESF-0SIT Được biết đến với công việc(13)
MT25QU512 ABB8E12-0SIT Được biết đến với công việc(12)
MT25QL512 ABA8ESF-0SIT
MT25QL512 ABB8ESF-0SIT
MT25QU01G BBB8ESF-0SIT Được biết đến với công việc(13)
MT25QU01G BBB8E12-0SIT Được biết đến với công việc(12)
MT25QU01G BBA8E12-0SIT
MT25QU02G CBB8E12-0SIT Được biết đến với công việc(13)
Macronix MX25U256 45GXDI54(3) 4-byte(5) 10(5) 10(5) Có(6) Được biết đến với công việc(11)
MX25U512 45GXDI54(3)
MX25U512 45GMI00(18) 3 byte(1) 8(1) 6(1) Không(6) Được biết đến với công việc(12)
MX66L512 35FMI-10G(19)
MX66U1G 45GXDI54(3) 4-byte(5) 10(5) 10(5) Có(6) Được biết đến với công việc(11)
MX66L1G 45GMI-10G(20) 3 byte(1) 8(1) 6(1) Không(6) Được biết đến với công việc(12)
MX66U2G 45GXRI54(3) 4-byte(5) 10(5) 10(5) Có(6) Được biết đến với công việc(11)
Cây bách/Infineon S25FS512 SDSBHV210 3-byte(1)(2) 8(1) 6(1) Không(6) Được biết đến với công việc(12)
S25FL512(25) AGMFI011
S70FL01G(25) SAGMFI011

Stratix® V

Arria® V

Arria® V SoC

Cyclone® V

Cyclone® V SoC

 Micrômet MT25QL128 ABA8ESF-0SIT 3 byte(1) 12(4) 12(4) Không(6) Được biết đến với công việc(13)
MT25QU128 ABA8ESF-0SIT 3 byte(1) 10(1) 10(1) Không(6) Được biết đến với công việc(12)
MT25QU256 ABA8ESF-0SIT
MT25QL256 ABA8ESF-0SIT 4 byte(4) 4(4) 10(4) Không(6) Được biết đến với công việc(13)
MT25QL512 ABB8ESF-0SIT
MT25QL512 ABA8ESF-0SIT 3 byte(1) 10(1) 10(1) Không(6) Được biết đến với công việc(12)
MT25QL01G BBB8ESF-0SIT 4 byte(4) 4(4) 10(4) Không(6) Được biết đến với công việc(13)
MT25QL02G CBB8E12-0SIT Được biết đến với công việc(11)
Macronix MX25L128 33FMI-10G(15) 3-byte(1)(2) 8(1) 6(1) Không(6) Được biết đến với công việc(13)
MX25L256 45GMI-08G(16)
MX25L256 35FMI-10G(16) Được biết đến với công việc(12)
MX25L512 45GMI-08G(15) Được biết đến với công việc(13)
MX66L512 35FMI-10G(15) Được biết đến với công việc(12)
MX25U512 45GMI00(16)
MX25U512 45GXDI00(16)
MX66L1G 45GMI-10G(16)
MX66U2G 45GXR100(15)
Cây bách/Infineon S25FL128(25) SAGMFI000 3-byte(1)(2) 8(1) 6(1) Không(6) Được biết đến với công việc(13)
S25FL256(25) SAGMFI000
S25FL512(25) SAGMFI010
S25FL512(25) SAGMFIG11 Được biết đến với công việc(12)
S70FL01G(25) SAGMFI011(17)
Thiết bị Gigadevice GD25Q127 CFIG(15) 3-byte(1)(2) 8(1) 4(1) Không(6) Được biết đến với công việc(12)
GD25Q256 DFIG(15)
Cyclone® 10 LP Micrômet MT25QL128 ABA8ESF-0SIT 3-byte(1)(2) 8(1) N/A Không(6) Được biết đến với công việc(11)
MT25QL256 ABA8ESF-0SIT
MT25QL512 ABB8ESF-0SIT
MT25QL01G BBB8ESF-0SIT
MT25QL02G CBB8E12-0SIT
Macronix MX25L128 33FMI-10G 3-byte(1)(2) 8(1) N/A Không(6) Được biết đến với công việc(11)
MX25L256 45GMI-08G
MX25L512 45GMI-08G
Cây bách/Infineon S25FL128(25) SAGMFI000 3-byte(1)(2) 8(1) N/A Không(6) Được biết đến với công việc(11)
S25FL256(25) SAGMFI000
S25FL512(25) SAGMFI0I0

Ghi chú:

  1. Sử dụng cài đặt mặc định của thiết bị cấu hình.
  2. Khi thực hiện nâng cấp hệ thống từ xa, địa chỉ bắt đầu của hình ảnh phải được đặt trong vòng 128 Mb đầu tiên.
  3. Arria® thiết bị 10 và Cyclone® 10 GX chỉ hỗ trợ các thiết bị cấu hình Macronix có số bộ phận MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 MX66U2G45GXRI54.
  4. Lập trình viên Quartus đặt thanh ghi cấu hình không bay hơi trong quá trình hoạt động lập trình. Người dùng cần đặt thanh ghi theo cách thủ công nếu sử dụng lập trình viên của bên thứ ba.
  5. Các thiết bị cấu hình là vĩnh viễn với giá trị này, người dùng không có tùy chọn để thay đổi cài đặt này.
  6. Lập trình viên Quartus đưa ra lệnh để bật chế độ quad
  7. Các thiết bị cấu hình này không được hỗ trợ bởi lõi IP ASMI Parallel I FPGA và lõi IP ASMI Parallel II FPGA. Để biết thiết kế mới, vui lòng tham khảo Giao diện Flash nối tiếp chung FPGA lõi IP.
  8. AS x 1 - Hỗ trợ cấu hình nối tiếp hoạt động Chiều rộng dữ liệu 1 bit
  9. AS x 4 - Lược đồ cấu hình nối tiếp hoạt động hỗ trợ độ rộng dữ liệu 4 bit
  10. Các thiết bị Agilex™ 7 và Stratix® 10 không hỗ trợ các thiết bị cấu hình Macronix có số bộ phận MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54 và MX66U2G45GXRI54.
  11. Đã thử nghiệm với cấu hình FPGA.
  12. Đã thử nghiệm với HPS.
  13. Đã thử nghiệm với cấu hình FPGA và HPS.
  14. ROM khởi động FPGA thực hiện thao tác ĐỌC bình thường để tải phần sụn là phần ban đầu của luồng bit, sau khi phần sụn được tải, nó đọc bảng Tham số khám phá flash nối tiếp (SFDP) được xác định bởi nhà cung cấp flash để xác định số chu kỳ xung nhịp giả để thực hiện thao tác Đọc nhanh Quad I / O để tải phần còn lại của luồng bit.
  15. Cần cập nhật U-Boot. U-Boot được sử dụng để nhấp nháy.
  16. Cần cập nhật U-Boot.
  17. Hai lựa chọn chip. HPS Flash Programmer và BootROM chỉ sử dụng CS0.
  18. Cần sửa đổi U-Boot
  19. Lập trình với U-Boot
  20. Được lập trình với U-Boot sửa đổi
  21. S70FS01G không tương thích với thiết bị Arria® 10 và Cyclone® 10 GX.
  22. Bạn cần xác định Thiết bị cấu hình bộ nhớ flash mới dựa trên mẫu luồng lập trình: ID thiết bị = 0x9d 0x70 0x1b, Mật độ thiết bị = 1024Mb, Tổng số thiết bị chết = 1, Mẫu luồng lập trình = Macronix. Tham khảo thêm thiết bị flash tùy chỉnh trong Hướng dẫn Sử dụng Lập trình Flash Chung: Quartus Prime Pro Edition.
  23. Bạn cần xác định Thiết bị cấu hình bộ nhớ flash mới dựa trên mẫu luồng lập trình: ID thiết bị = 0x00 0x00 0x00, Mật độ thiết bị = 512Mb / 1024Mb / 2048Mb, Tổng số thiết bị chết = 1, Mẫu luồng lập trình = Macronix. Tham khảo thêm thiết bị flash tùy chỉnh trong Hướng dẫn Sử dụng Lập trình Flash Chung: Quartus Prime Pro Edition.
  24. Bạn cần định nghĩa Thiết bị cấu hình bộ nhớ flash mới dựa trên mẫu luồng lập trình: Cần thêm một phần vào Lập trình viên: ID thiết bị = 0x9d 0x70 0x1b, Mật độ thiết bị = 1024Mb, Tổng số thiết bị chết = 1, Mẫu luồng lập trình = Issi. Tham khảo thêm thiết bị flash tùy chỉnh trong Hướng dẫn Sử dụng Lập trình Flash Chung: Quartus Prime Pro Edition.
  25. Phần mềm Quartus Prime không hỗ trợ thông số kỹ thuật flash 'chuyển đổi CS# không có CLK và Dữ liệu được coi là không hợp lệ', điều này ảnh hưởng đến một số thiết bị cấu hình nhất định trong dòng S25FL-S và S70FL01GS.
  26. Trong các thiết bị Agilex™ 7 F &; I-Series, khi SDM chạy chương trình cơ sở ROM khởi động, phải mất khoảng 800ns để thiết lập lại bộ nhớ flash bằng chân đặt lại AS_nRST trước khi đọc từ bộ nhớ flash. Điều này có thể vi phạm đặc điểm kỹ thuật thời gian đặt lại từ các nhà cung cấp bộ nhớ flash QSPI Macronix, Winbond và ISSI. Do đó, SDM có thể không đọc được bộ nhớ flash và có thể bị đình trệ ở giai đoạn ROM khởi động. Để khắc phục sự cố này, chuyển đổi nCONFIG để khôi phục từ sự cố này và cấu hình lại thiết bị.

Bảng 3 trình bày các tiêu chí về thiết bị cấu hình của bên thứ ba được Quartus Convert Programming File Tools/Programming File Generator và Quartus Programmer phiên bản 21.3 Pro Edition và 20.1 Standard Edition trở đi hỗ trợ.

Altera đã kiểm tra và hỗ trợ: Các thiết bị này được kiểm tra hồi quy bằng các công cụ FPGA và việc sử dụng chúng được hỗ trợ đầy đủ bởi Hỗ trợ kỹ thuật FPGA Altera.

Được biết là hoạt động: Các thiết bị này được hỗ trợ bởi Quartus Convert Programming File File Tools hoặc Programming File Generator Tools và Quartus Programmer phiên bản 21.3 Pro Edition hoặc 20.1 Standard Edition hoặc các phiên bản mới hơn. Đối với các thiết bị không được liệt kê rõ ràng trong danh sách Thiết bị Cấu hình trong Công cụ tạo tệp lập trình, bạn có thể xác định thiết bị tùy chỉnh bằng cách sử dụng các tùy chọn menu có sẵn.
Xem tất cả Hiện ít hơn

Ví dụ thiết kế và thiết kế tham khảo

Cửa hàng thiết kế

Thiết bị Agilex™ 7

Stratix® 10 thiết bị

Arria® 10 thiết bị

Cyclone® 10 thiết bị GX

Cyclone® 10 thiết bị LP

Bảng 5 - Các khóa đào tạo và video

Danh mục đào tạo kỹ thuật FPGA

Tiêu đề video

Sự miêu tả
Giới thiệu về Cấu hình FPGAs Tìm hiểu các lược đồ cấu hình, giải pháp, tính năng và công cụ có sẵn để định cấu hình thiết bị cấu hình FPGAs và lập trình.

Sơ đồ cấu hình cho FPGAs

Tìm hiểu sự khác biệt giữa tất cả các lược đồ cấu hình có thể được sử dụng để định cấu hình FPGAs.

Cấu hình cho Stratix® 10 thiết bị

Tìm hiểu các tính năng cấu hình độc đáo có sẵn trong 10 thiết bị Stratix®.

Nâng cấp hệ thống từ xa trong MAX® 10 thiết bị

Tìm hiểu cách thiết lập và thực hiện RSU trong thiết bị MAX® 10.

Tạo bộ nạp khởi động giai đoạn thứ hai cho các SoC FPGA

Tìm hiểu quy trình và các công cụ có sẵn để nhanh chóng tùy chỉnh và tạo phần mềm khởi động giai đoạn hai.

Khởi động an toàn với FPGAs SoC Arria® 10

Tìm hiểu cách tạo và lập trình Arria® 10 FPGAs SoC với hình ảnh khởi động giai đoạn hai được mã hóa và / hoặc ký.

Giảm thiểu sự kiện đơn lẻ trong các thiết bị Arria® 10 và Cyclone® 10 GX

Tìm hiểu các tính năng của dòng thiết bị Arria® 10 và Cyclone® 10 GX có thể được sử dụng trong việc thiết kế giải pháp giảm thiểu SEU của riêng bạn.

Giảm thiểu SEU trong thiết bị FPGA: Gắn thẻ phân cấp

Tìm hiểu cách bạn có thể cải thiện giải pháp xử lý độ nhạy của mình bằng cách bổ sung kỹ thuật giảm thiểu sự kiện rối loạn đơn lẻ (SEU) với tính năng được gọi là gắn thẻ phân cấp.

Giảm thiểu SEU trong thiết bị FPGA: Tiêm lỗi

Tìm hiểu về lõi IP Fault Injection và phần mềm Fault Injection Debugger để giảm tỷ lệ Failure in Time (FIT).

Sử dụng giao diện flash nối tiếp chung

Tìm hiểu cách sử dụng Giao diện Flash nối tiếp chung FPGA Lõi IP để lập trình bất kỳ thiết bị flash loại giao diện ngoại vi nối tiếp (SPI) nào.

Tổng quan về phần cứng SoC: Bộ điều khiển flash và giao thức giao diện

Tìm hiểu về Hệ thống con bộ xử lý cứng (HPS) có trên các SoC Cyclone® V, Arria® V và Arria® 10. Khóa đào tạo trực tuyến bao gồm thông tin về bộ điều khiển lưu trữ không bay hơi và các giao thức giao diện khác nhau.

Cấu hình lại một phần cho thiết bị FPGA: Giới thiệu &; Phân công dự án

Đào tạo cấu hình lại một phần phần 1/4. Phần này của khóa đào tạo giới thiệu cho bạn tính năng PR và quy trình thiết kế chung cho một thiết kế PR. Bạn cũng sẽ tìm hiểu về phân vùng thiết kế và phân công khu vực Khóa logic, các bài tập cần thiết để thực hiện thiết kế PR và các đề xuất về cách lập kế hoạch sàn cho thiết kế PR.

Cấu hình lại một phần cho thiết bị FPGA: Hướng dẫn thiết kế &; Yêu cầu máy chủ

Đào tạo cấu hình lại một phần phần 2/4. Phần này của khóa đào tạo thảo luận về các hướng dẫn để tạo ra một thiết kế PR, bao gồm việc tạo ra một siêu tập hợp cổng và logic đóng băng. Nó cũng thảo luận về các yêu cầu đối với máy chủ PR, logic được thêm vào vùng tĩnh của thiết kế hoặc thiết bị bên ngoài để kiểm soát các hoạt động PR.

Cấu hình lại một phần cho các thiết bị FPGA: PR, Host, IP &; Triển khai

Đào tạo cấu hình lại một phần phần 3/4. Phần này của khóa đào tạo thảo luận về tất cả các IP PR có trong phần mềm Quartus Prime, bao gồm IP Bộ điều khiển PR, IP Bộ điều khiển Vùng và IP Freeze Bridge. Bạn cũng sẽ thấy cách sử dụng các IP này để triển khai thiết kế máy chủ bên trong hoặc bên ngoài.

Cấu hình lại một phần cho thiết bị FPGA: Tệp đầu ra & Trình diễn

Đào tạo cấu hình lại một phần phần 4/4. Phần cuối cùng của khóa đào tạo này thảo luận về toàn bộ quy trình thiết kế cho một dự án PR. Nó cũng xem xét các tệp đầu ra từ luồng. Cũng bao gồm một cuộc trình diễn về một thiết kế PR hoàn chỉnh và chức năng bằng cách sử dụng bộ phát triển Arria® 10 GX.
Xem tất cả Hiện ít hơn

Bảng 6 - Video bổ sung

FPGA Video nhanh

Tiêu đề video

Sự miêu tả

Triển khai Thiết kế cấu hình lại một phần trong Qsys cho FPGAs

Xem video này để tìm hiểu cách triển khai Thiết kế cấu hình lại từng phần trong Qsys cho FPGAs.

Nâng cấp hệ thống từ xa và cập nhật dữ liệu EPCQ qua bảng điều khiển hệ thống trên Cyclone 10 LP FPGA

Xem video này để tìm hiểu cách thực hiện tính năng Nâng cấp Hệ thống Từ xa trên Cyclone® 10 LP FPGA

Arria® 10 Cấu hình qua Giao thức (CvP)

Xem video này để tìm hiểu cách định cấu hình thiết bị Arria® 10 của bạn bằng giao thức PCIe.

Cách tùy chỉnh tệp JAM cho nhiều thiết bị JTAG trong một chuỗi JTAG duy nhất Phần 1

Xem video này để tìm hiểu về cách tùy chỉnh tệp JAM cho bo mạch có chuỗi JTAG đa thiết bị.

Cách tùy chỉnh tệp JAM cho nhiều thiết bị JTAG trong một chuỗi JTAG duy nhất Phần 2

Xem video này để tìm hiểu về cách tùy chỉnh tệp JAM cho bo mạch có chuỗi JTAG đa thiết bị.

Cách thực hiện cấu hình nối tiếp hoạt động (AS) qua giao diện JTAG sử dụng lõi IP bộ nạp flash nối tiếp

Xem video này để tìm hiểu về các lược đồ cấu hình khác với cấu hình JTAG thông thường. Ngoài ra, video này bao gồm lõi IP bộ nạp flash nối tiếp (SFL).
Xem tất cả Hiện ít hơn

Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.