Trung tâm hỗ trợ IP DisplayPort

Trung tâm hỗ trợ IP DisplayPort được tổ chức thành các giai đoạn tiêu chuẩn ngành, cung cấp cho bạn nhiều tài nguyên khác nhau để lập kế hoạch, lựa chọn, thiết kế, triển khai và xác minh lõi IP DisplayPort cho các thiết bị Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 và Cyclone® 10. Ngoài ra còn có hướng dẫn về cách hiển thị hệ thống của bạn và gỡ lỗi các liên kết DisplayPort. Trang này được sắp xếp thành các danh mục phù hợp với quy trình thiết kế hệ thống DisplayPort từ đầu đến cuối.

Nhận hỗ trợ bổ sung cho Thiết kế giao thức giao diện FPGA Agilex™ 7, Thiết kế giao thức giao diện FPGA Agilex™ 5, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.

Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.

1. Lựa chọn thiết bị và IP

Những tính năng nào được hỗ trợ trong IP DisplayPort?

Tôi nên sử dụng dòng thiết bị FPGA nào?

Tốc độ liên kết được hỗ trợ bởi dòng thiết bị

Bảng dưới đây hiển thị thông tin tài nguyên cho các thiết bị Arria® V và Cyclone® V sử dụng M10K; Arria® các thiết bị 10, Stratix® 10 và Stratix® V sử dụng M20K.

Các tài nguyên có được bằng cách sử dụng các cài đặt tham số sau:

• Chế độ = một mặt
• Số làn tối đa = 4 làn
• Độ sâu màu đầu vào video tối đa = 8 bit mỗi màu (bpc)
• Chế độ nhập pixel = 1 pixel mỗi xung nhịp

Sử dụng Tài nguyên Lõi IP FPGA DisplayPort FPGA là gì?

Hiệu suất và Sử dụng Tài nguyên

Dữ liệu sử dụng tài nguyên cho biết hiệu suất dự kiến điển hình cho IP FPGA DisplayPort.

Bảng dưới đây liệt kê các tài nguyên và hiệu suất dự kiến cho các biến thể đã chọn. Kết quả thu được bằng phần mềm Quartus® Prime Pro Edition phiên bản 20.2 cho các thiết bị sau:

• Agilex™ F-tile (AGIB027R31B1E2VR0)
• Stratix® 10 (1SG280HU1F50E2VGS1)
• Arria® 10 (10AX115S2F45I1SG)
• Cyclone® 10 GX (10CX220YF780E5G)

Sử dụng Tài nguyên IP DisplayPort 1.4 FPGA

Bảng dưới đây hiển thị thông tin tài nguyên cho các thiết bị Agilex™ 7, Arria® 10 Cyclone® 10 GX và Stratix® 10 sử dụng M20K. Các tài nguyên có được bằng cách sử dụng các cài đặt tham số sau:

• Chế độ = một mặt
• Số làn tối đa = 4 làn
• Độ sâu màu đầu vào video tối đa = 8 bit mỗi màu (bpc)
• Chế độ nhập pixel = 1 pixel mỗi xung nhịp, 4 pixel mỗi xung nhịp cho Agilex™ 7

Sử dụng Tài nguyên IP FPGA DisplayPort 2.0

Bảng dưới đây hiển thị thông tin tài nguyên cho Stratix® 10 thiết bị sử dụng M20K. Số lượng tài nguyên cho DP2.0 cũng bao gồm số lượng tài nguyên cho DP1.4. Các tài nguyên có được bằng cách sử dụng các cài đặt tham số sau:

• Chế độ = một mặt
• Số làn tối đa = 4 làn
• Độ sâu màu đầu vào video tối đa = 8 bit mỗi màu (bpc)
• Chế độ nhập pixel = 4 pixel mỗi xung nhịp

Sử dụng tài nguyên HDCP

Bảng liệt kê dữ liệu tài nguyên HDCP cho IP DisplayPort FPGA với cấu hình SST (luồng đơn) và ở làn tối đa là 4 cấu hình cho Arria® thiết bị 10 và Stratix® 10.

2. Quy trình thiết kế và tích hợp IP

Thông tin và tài liệu liên quan đến DisplayPort có sẵn là gì?

Agilex™ 7 (F-tile), Stratix® 10 (H-tile và L-tile), Arria® 10, Cyclone® 10 GX, Arria® V GX/GT/GS, Arria® V GZ, Cyclone® V, Stratix® V

• Hướng dẫn Sử dụng IP FPGA DisplayPort

Làm cách nào để tạo lõi IP DisplayPort?

Các bước để tạo Lõi IP DisplayPort trong phần mềm Quartus® Prime có thể được tìm thấy trong chương Chỉ định Tham số và Tùy chọn IP.

• Hướng dẫn Sử dụng IP FPGA DisplayPort

Những gì được hỗ trợ trong ví dụ thiết kế DisplayPort do Quartus® tạo?

Ví dụ thiết kế lõi IP DisplayPort FPGA thể hiện vòng lặp song song từ phiên bản DisplayPort RX đến phiên bản DisplayPort TX có hoặc không có mô-đun Pixel Clock Recovery (PCR). Bảng dưới đây minh họa các tùy chọn ví dụ thiết kế có sẵn cho các thiết bị Agilex™ 7, Stratix® 10, Arria® 10 và Cyclone® 10 GX.

Làm cách nào để tạo ví dụ thiết kế Quartus® DisplayPort?

Đối với các thiết bị Agilex™ 7, Agilex™ 5, Stratix® Arria® 10 và Cyclone® 10 GX, hãy sử dụng trình chỉnh sửa tham số DisplayPort FPGA trong phần mềm Quartus® Prime Pro Edition để tạo ví dụ thiết kế.

1. Nhấp vào Danh mục IP Công cụ và chọn dòng thiết bị mục tiêu.
2. Trong Danh mục IP, định vị và bấm đúp vào IP DisplayPort FPGA. Cửa sổ Biến thể IP mới xuất hiện.
3. Chỉ định tên cấp cao nhất cho biến thể IP tùy chỉnh của bạn. Trình chỉnh sửa tham số lưu cài đặt biến thể IP trong tệp có tên ip.
4. Bạn có thể chọn một thiết bị FPGA cụ thể trong trường Thiết bị hoặc giữ lựa chọn thiết bị phần mềm Quartus® Prime mặc định.
5. Bấm OK. Trình chỉnh sửa tham số xuất hiện.
6. Định cấu hình các tham số mong muốn cho cả TX và RX.
7. Trên tab Ví dụ Thiết kế, hãy chọn mẫu thiết kế phù hợp với tiêu chí của bạn.
8. Chọn Mô phỏng để tạo testbench và chọn Tổng hợp để tạo ví dụ thiết kế phần cứng. Bạn phải chọn ít nhất một trong các tùy chọn này để tạo tệp mẫu thiết kế. Nếu bạn chọn cả hai, thời gian tạo sẽ lâu hơn.
9. Đối với Bộ phát triển mục tiêu, hãy chọn bộ phát triển FPGA có sẵn. Nếu bạn chọn bộ phát triển, thiết bị đích (được chọn ở bước 4) sẽ thay đổi để khớp với thiết bị trên bộ phát triển.
10. Nhấp vào Tạo thiết kế mẫu.

Tương tự, các liên kết bên dưới cung cấp hướng dẫn từng bước để tạo

Ví dụ thiết kế DisplayPort từ phần mềm Quartus® Prime:

• Hướng dẫn sử dụng Ví dụ Thiết kế IP FPGA F-Tile DisplayPort Agilex™ 7
• Hướng dẫn sử dụng Ví dụ thiết kế IP DisplayPort Agilex™ 5 FPGA
• Hướng dẫn sử dụng Ví dụ thiết kế IP DisplayPort Stratix® 10 FPGA
• Hướng dẫn sử dụng Ví dụ thiết kế IP DisplayPort Arria® 10 FPGA
• Hướng dẫn sử dụng Ví dụ thiết kế IP FPGA DisplayPort Cyclone® 10 GX

Làm thế nào để biên dịch và kiểm tra thiết kế của tôi?

Đối với các thiết bị dòng Agilex™ 7 và 10, các bước để biên dịch và kiểm tra thiết kế DisplayPort của bạn có thể được tìm thấy trong Thiết kế DisplayPort sau

Biên soạn và thử nghiệm thiết kế:

• Biên dịch và thử nghiệm cho Agilex 7 F-Tile
• Biên dịch và kiểm thử cho Agilex™ 5
• Biên soạn và thử nghiệm cho Stratix® 10
• Biên soạn và thử nghiệm cho Arria® 10
• Biên dịch và thử nghiệm cho Cyclone® 10 GX

Làm cách nào để thực hiện mô phỏng chức năng DisplayPort?

Đối với các thiết bị Agilex™ 7, Stratix®, Arria® 10 và Cyclone® 10 GX, dưới đây là các bước để tạo mô phỏng chức năng DisplayPort:

Bật tùy chọn mô phỏng trong Trình chỉnh sửa tham số DisplayPort và tạo ví dụ thiết kế DisplayPort.

Thiết kế mô phỏng:

• Thiết kế mô phỏng cho Agilex™ 7 F-Tile
• Thiết kế mô phỏng cho Agilex™ 5
• Thiết kế mô phỏng cho Stratix® 10
• Thiết kế mô phỏng cho Arria® 10
• Thiết kế mô phỏng cho Cyclone® 10 GX

Testbench mô phỏng:

• Testbench mô phỏng cho Agilex™ 7 F-Tile
• Testbench mô phỏng cho Agilex™ 5
• Testbench mô phỏng cho Stratix® 10
• Testbench mô phỏng cho Arria® 10
• Testbench mô phỏng cho Cyclone® 10 GX

Tôi có thể tìm thông tin về Lõi khôi phục xung nhịp ở đâu?

Ví dụ thiết kế Agilex™ 7, Stratix®, Arria® 10 và Cyclone® 10 GX DisplayPort sử dụng IP Pixel Clock Recovery.

Thông tin Clock Recovery Core:

• Hướng dẫn sử dụng Lõi IP DisplayPort

Tôi có thể tìm thông tin về quy trình Đào tạo Liên kết DisplayPort ở đâu?

Trước khi thiết bị nguồn có thể gửi dữ liệu video đến thiết bị chìm, quá trình Đào tạo Liên kết phải được hoàn thành giữa nguồn-chìm.

Quy trình đào tạo liên kết DisplayPort:

• Hướng dẫn sử dụng Lõi IP DisplayPort

Tôi có thể tìm thông tin về tham chiếu API DisplayPort và thông tin DPCD ở đâu?

Các tài nguyên sau đây sẽ cung cấp hướng dẫn cho tham chiếu giao diện lập trình ứng dụng (API) DisplayPort và DPCD:

• Vị trí DPCD được nguồn hỗ trợ
• Các vị trí DPCD hỗ trợ bồn rửa
• Hướng dẫn Sử dụng IP FPGA DisplayPort
  

3. Thiết kế bo mạch và quản lý nguồn điện

Nguyên tắc kết nối chân cắm

Thiết bị Agilex™ 7

• Hướng dẫn kết nối pin dòng thiết bị Agilex™ 7: Chuỗi F và Chuỗi I
• Hướng dẫn kết nối pin dòng thiết bị Agilex™ 7: Chuỗi M

Thiết bị Agilex™ 5

• Hướng dẫn kết nối chân cắm: Agilex™ 5 FPGAs và SoC

Stratix® 10 thiết bị

• Stratix® Nguyên tắc kết nối pin dòng thiết bị 10 GX, MX, TX và SX

Arria® 10 thiết bị

• Arria® Nguyên tắc kết nối pin dòng thiết bị 10 GX, GT và SX

Cyclone® 10 thiết bị GX

• Nguyên tắc kết nối pin dòng thiết bị Cyclone® 10 GX

Xem xét sơ đồ

Thiết bị Agilex™ 7

• Bảng tính đánh giá sơ đồ Agilex™ 7: F-Series và I-Series
• Bảng tính đánh giá sơ đồ thiết bị Agilex™ 7: M-Series

Thiết bị Agilex™ 5

• Bảng đánh giá sơ đồ thiết bị Agilex™ 5: D-Series và E-Series

Stratix® 10 thiết bị

• Stratix® Bảng tính đánh giá sơ đồ 10 GX, MX và SX
• Stratix® Hướng dẫn sử dụng và sơ đồ bộ phát triển FPGA 10 GX
• Stratix® Hướng dẫn sử dụng và sơ đồ bộ phát triển SoC 10 SX

Arria® 10 thiết bị

• Arria® Bảng tính đánh giá sơ đồ 10 GX, GT và SX
• Arria® Hướng dẫn sử dụng và sơ đồ bộ phát triển FPGA 10 GX
• Arria® 10 Hướng dẫn sử dụng và sơ đồ Bộ phát triển SoC

Thiết bị Cyclone® GX 10

• Cyclone® Bảng tính đánh giá sơ đồ 10 GX
• Cyclone® Hướng dẫn sử dụng và sơ đồ Bộ phát triển FPGA 10 GX

Hướng dẫn thiết kế bo mạch

• Hướng dẫn thiết kế thiết bị Agilex™ 7 Hướng dẫn sử dụng toàn vẹn tín hiệu giao diện nối tiếp tốc độ cao
• Hướng dẫn sử dụng Hướng dẫn thiết kế Agilex™ 5 PCB (HSSI, EMIF, MIPI, True Differential, PDN)
• AN 766: Hướng dẫn sử dụng Hướng dẫn Thiết kế Bố cục Giao diện Tín hiệu Tốc độ cao Stratix® 10
• AN 958: Giải pháp hướng dẫn thiết kế bo mạch
• Kiểm tra bố trí bo mạch
• AN 114: Hướng dẫn thiết kế bo mạch cho các gói thiết bị có thể lập trình
• AN 613: Cân nhắc thiết kế PCB Stackup cho FPGAs
• AN745: Hướng dẫn thiết kế cho giao diện DisplayPort FPGA
• Sơ đồ Thẻ con FMC DisplayPort Bản sửa đổi 8
• Sơ đồ Thẻ con FMC DisplayPort Bản sửa đổi 11
• Sơ đồ thẻ con HSMC DisplayPort 1.2

Tuyên bố từ chối trách nhiệm: Việc triển khai thiết kế bo mạch DisplayPort TX trên bo mạch Arria® 10 và Stratix® 10 KHÔNG được khuyến nghị vì nó không cho phép liên kết PMA + PCS. Người dùng nên tham khảo triển khai thiết kế Bitec.

Quản lý năng lượng

• AN 910: Hướng dẫn thiết kế mạng phân phối điện Agilex™ 7
• Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 7
• Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 5
• Stratix® 10 Hướng dẫn Sử dụng Quản lý Nguồn điện
• Stratix® 10 Hướng dẫn Sử dụng Công cụ Ước tính Công suất Sớm
• AN 692: Cân nhắc trình tự nguồn điện cho các thiết bị Agilex™ 7, Stratix 10, Arria® 10 và Cyclone® 10 GX
• Arria® 10 Hướng dẫn Sử dụng Công cụ Ước tính Công suất Sớm
• AN 711: Arria 10 tính năng giảm năng lượng
• Cyclone® 10 Hướng dẫn Sử dụng Công cụ Ước tính Công suất Sớm
• Công cụ ước tính công suất sớm (EPE) và Bộ phân tích điện năng
• AN 750: Sử dụng công cụ PDN FPGA để tối ưu hóa thiết kế mạng phân phối điện của bạn
• Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho thiết bị
• AN 721: Tạo cây năng lượng FPGA
• Hướng dẫn sử dụng Quartus® Prime Pro Edition Phân tích và tối ưu hóa điện năng
• Hướng dẫn sử dụng Máy Tính Nhiệt và Công Suất FPGA

Quản lý nhiệt điện

Thiết bị Agilex™

• AN 944: Mô hình nhiệt Agilex™ 7 với Máy tính nhiệt và năng lượng FPGA (PCT)
• Hướng dẫn Sử dụng Thiết kế Nhiệt Agilex™ 5 với Máy tính Công suất và Nhiệt (PTC)

Stratix® 10 thiết bị

• AN 787: Stratix® 10 Mô hình hóa và Quản lý Nhiệt với Bộ ước tính Công suất Sớm
• AN 943: Stratix® 10 Mô hình nhiệt với Máy tính Nhiệt và Công suất FPGA (PCT)

Trình tự nguồn điện

Các thiết bị Agilex™ 7, Stratix® 10, Arria® 10 và Cyclone® 10 GX

• AN 692: Cân nhắc trình tự nguồn điện cho Các thiết bị Agilex™ 7, Stratix® 10 Arria® 10 và Cyclone® 10 GX

Thiết kế của tôi yêu cầu thẻ con Bitec FMC. Làm cách nào để chọn chúng?

Bảng sau đây cung cấp hướng dẫn nhanh trong việc chọn bản sửa đổi thẻ con Bitec FMC.

Bất kỳ yêu cầu nào để sử dụng kênh thu phát làn đơn hoặc làn kép với thẻ con Bitec FMC cho các thiết bị sê-ri 10?

Có. Đối với thiết kế DisplayPort sử dụng/được đề cập đến trong phiên bản đầu tiên của thẻ con Bitec FMC (bản sửa đổi 8 trở về trước), việc gán chân trong liên kết sau phải được tuân theo tại TX và RX do sự đảo ngược làn và đảo cực tại kênh.

Làm cách nào để tạo thiết kế chỉ dành cho DisplayPort TX hoặc RX?

Bạn có thể tìm thấy hướng dẫn chung để tạo thiết kế chỉ dành cho DisplayPort TX hoặc RX trong Hướng dẫn sử dụng Ví dụ thiết kế IP DisplayPort Arria® 10 FPGA. Ngoài ra, bạn có thể tham khảo giải thích chi tiết hơn dành riêng cho thiết kế chỉ dành cho DisplayPort TX trong Hướng dẫn sử dụng thiết kế AN 883: Arria® 10 DisplayPort TX.

4. Ví dụ thiết kế

Arria® 10 thiết bị

• AN 793: Arria® 10 DisplayPort 4Kp60 với thiết kế tham chiếu truyền lại đường ống xử lý video và hình ảnh
• Arria® 10 Hướng dẫn Sử dụng Thiết kế chỉ dành cho DisplayPort TX
• Arria® 10 Ví dụ thiết kế DisplayPort sử dụng Đầu nối trên bo mạch (Chỉ dành cho TX)
• Hướng dẫn sử dụng ví dụ thiết kế bộ chia tỷ lệ và bộ trộn UHD DisplayPort
• AN 900: Arria® 10 Thiết kế chỉ dành cho DisplayPort 8K RX.
• AN 889: Ví dụ thiết kế chuyển đổi định dạng video DisplayPort 8K

5. Gỡ lỗi

Làm cách nào để gỡ lỗi thiết kế DisplayPort của tôi?

Theo dõi trạng thái hoàn thành khóa đào tạo liên kết, tỷ lệ liên kết và số kênh trên đèn LED người dùng tích hợp trên bộ phát triển.

• Hướng dẫn sử dụng Ví dụ thiết kế IP DisplayPort Stratix® 10 FPGA

Theo dõi video Thông tin Thuộc tính luồng chính (MSA) và lưu lượng kênh phụ trợ của đào tạo liên kết qua thiết bị đầu cuối Nios II.

• Hướng dẫn Sử dụng IP FPGA DisplayPort
• AN 900: Thiết kế chỉ dành cho DisplayPort 8K RX Arria® 10

Tính toán băng thông độ phân giải video cần thiết và xung nhịp đã khôi phục.

• Máy tính Băng thông DisplayPort &; PCR

Dịch Đào tạo Liên kết DisplayPort Giao dịch AUX

• Đào tạo liên kết DisplayPort Công cụ dịch AUX