Trung tâm nhà phát triển bảng

Trung tâm Giải pháp Thiết kế Bo mạch cung cấp các tài nguyên liên quan đến thiết kế bo mạch cho FPGAs. Mục đích là để giúp bạn triển khai thành công PCB tốc độ cao tích hợp FPGAs và các yếu tố khác.

Ghi chú ứng dụng này cung cấp các hướng dẫn thiết kế PCB được đề xuất cho một số tùy chọn gói phức tạp hơn được cung cấp cho các thiết bị lập trình Altera. Các nhà thiết kế cũng nên tham khảo các hướng dẫn thiết kế bo mạch được ghi lại cho dòng thiết bị cụ thể.

Mỗi dòng FPGA có hướng dẫn kết nối pin riêng. Những hướng dẫn này chỉ là khuyến nghị của Altera. Nhà thiết kế có trách nhiệm áp dụng kết quả mô phỏng vào thiết kế và xác minh chức năng phù hợp của thiết bị.

Altera cung cấp FPGA bảng tính đánh giá sơ đồ nhằm giúp bạn xem lại sơ đồ của mình và tuân thủ các nguyên tắc Altera. Các trang tính này dựa trên hướng dẫn kết nối chân cắm thiết bị tương ứng và tài liệu tham khảo khác áp dụng cho các kết nối chân cấp bo mạch cần được xem xét khi bạn hoàn thiện sơ đồ của mình.

Các công cụ phân tích điện năng Altera, bao gồm các công cụ ước tính điện năng sớm và bộ phân tích điện năng phần mềm Quartus® Prime, cung cấp cho bạn khả năng ước tính mức tiêu thụ điện năng từ ý tưởng thiết kế ban đầu thông qua việc triển khai thiết kế. Khi bạn cung cấp thêm chi tiết về các đặc điểm thiết kế của mình, độ chính xác ước tính được cải thiện với công nghệ Power Analyzer.

Công cụ thiết kế PDN cung cấp một cách nhanh chóng, chính xác và tương tác để xác định đúng số lượng tụ điện tách rời để đánh đổi chi phí và hiệu suất tối ưu.

Altera cung cấp một danh mục các công cụ gỡ lỗi trên chip. Các công cụ gỡ lỗi trên chip cho phép nắm bắt thời gian thực các nút bên trong thiết kế của bạn để giúp bạn xác minh thiết kế của mình một cách nhanh chóng mà không cần sử dụng thiết bị bên ngoài.

Altera cung cấp các tệp ngôn ngữ mô tả quét biên (BSDL) cho các thông số kỹ thuật của Tiêu chuẩn IEEE 1149.1, Tiêu chuẩn IEEE 1149.6 và Tiêu chuẩn IEEE 1532. Các tệp BSDL cung cấp cú pháp cho phép thiết bị chạy kiểm tra quét biên (BST) và khả năng lập trình trong hệ thống (ISP).

Nơi khởi đầu để nhanh chóng hiểu và sử dụng các sản phẩm, tài liệu và tài nguyên Altera®.

Bạn có một số tùy chọn để tải xuống phần mềm, cập nhật phần mềm và hỗ trợ thiết bị bổ sung. Tùy chọn bạn chọn tùy thuộc vào tốc độ tải xuống, yêu cầu thiết kế và phương pháp cài đặt của bạn.

Đào tạo Kỹ thuật FPGA cung cấp đào tạo để giúp bạn nâng cao lợi thế cạnh tranh của mình. Tận dụng tính tương tác của một trong các khóa học lớp học ảo / có người hướng dẫn của chúng tôi hoặc sự linh hoạt và tiện lợi của khóa học trực tuyến ngay hôm nay.

Cây công suất minh họa dòng cung cấp điện chính thông qua một cây bộ chuyển đổi năng lượng chuyển đổi nguồn điện chính thành điện áp và dòng điện cần thiết để điều khiển các tải khác nhau. Mỗi thiết kế FPGA có các yêu cầu tiêu thụ điện năng riêng biệt đòi hỏi một cây năng lượng duy nhất.

Trang trắng này thảo luận về cách xác định các đường ray khác nhau được liên kết với các thiết bị Altera®, phân tích các yêu cầu về nguồn điện và chọn các mô-đun điều chỉnh điện áp thích hợp. Trang trắng này cũng giới thiệu một ví dụ thiết kế thực tế.

Nhiều FPGAs và SoC ngày nay có nhiều đường ray điện cần được bật theo một thứ tự cụ thể và được giám sát trong thời gian chạy để đảm bảo thiết bị hoạt động bình thường. Để biết thêm thông tin, hãy tham khảo Ghi chú ứng dụng Bộ điều khiển Quản lý Bo mạch AN 761.

Altera cung cấp các giải pháp cho một loạt các giao thức bộ nhớ SDRAM và SRAM chính thống cũng như các công nghệ bộ nhớ nối tiếp, chẳng hạn như Hybrid Memory Cube (HMC) và Bandwidth Engine. Các giải pháp giao diện bộ nhớ của chúng tôi bao gồm các tùy chọn bộ điều khiển bộ nhớ hiệu năng cao, tùy chọn PHY bộ nhớ và tùy chọn giao diện người dùng đa cổng.

Xem các thư viện và ký hiệu dấu chân PCB cho Cadence Capture CIS và Allegro Design Entry HDL (Allegro DE-HDL).

Xem thư viện dấu chân PCB cho các công cụ thiết kế PCB Đồ họa Mentor.

Trang web này chứa các tệp có thể tải xuống liệt kê FPGA mô tả sơ đồ chân. Có tối đa ba loại tệp cho mỗi thiết bị: tệp Định dạng Tài liệu Di động (.pdf), tệp văn bản (.txt) và tệp Microsoft* Excel (.xls).

Trang web này cung cấp các kết nối pin được đề xuất cho từng thiết bị. Lưu ý: Bạn cần áp dụng kết quả mô phỏng cho thiết kế để xác minh chức năng phù hợp của thiết bị.

Trang web này chứa thông tin về phân tích và ước tính điện năng. Phân tích điện năng và ước tính điện năng sớm cung cấp cho bạn khả năng ước tính mức tiêu thụ điện năng từ ý tưởng thiết kế ban đầu thông qua việc triển khai thiết kế.

Trang web này chứa thông tin về thiết kế mạng lưới phân phối điện (PDN). Đối với mỗi nguồn điện, bạn phải chọn một mạng lưới các tụ điện tách rời số lượng lớn và gốm. Mặc dù bạn có thể sử dụng mô phỏng SPICE để mô phỏng mạch, nhưng công cụ thiết kế PDN cung cấp một cách nhanh chóng, chính xác và tương tác để xác định đúng số lượng tụ điện tách rời để đánh đổi chi phí và hiệu suất tối ưu.

Trang web này cung cấp thông tin về quản lý nhiệt. Quản lý nhiệt là một cân nhắc thiết kế quan trọng. Các gói thiết bị Altera® được thiết kế để giảm thiểu khả năng chịu nhiệt và tối đa hóa khả năng tản nhiệt. Một số ứng dụng tiêu hao nhiều năng lượng hơn và sẽ yêu cầu các giải pháp nhiệt bên ngoài, bao gồm cả tản nhiệt.

Trang này chứa các liên kết đến khả năng chịu nhiệt và chi tiết gói cho tất cả các dòng thiết bị.

Trang web này cung cấp các bảng tính đánh giá sơ đồ để giúp bạn xem lại sơ đồ của mình và tuân thủ các nguyên tắc thiết kế.

Trang web này chứa thông tin về hiệu ứng đường truyền, trở kháng không khớp, suy giảm tín hiệu, nhiễu xuyên âm và đầu ra chuyển mạch đồng thời.

Trang web này chứa thông tin về bộ dụng cụ SPICE cho FPGAs. Bộ dụng cụ SPICE cho FPGAs cung cấp các mô hình hỗ trợ nhiều tính năng I / O trên nhiều quy trình, điện áp và nhiệt độ (PVT).

Trang web này chứa thông tin về các mô hình IBIS. Mô hình IBIS cho phép phát triển các mô hình thiết bị bảo tồn bản chất độc quyền của các thiết kế thiết bị mạch tích hợp, đồng thời cung cấp các mô hình giàu thông tin để phân tích tính toàn vẹn tín hiệu và tương thích điện từ (EMC).

Tài liệu này là hướng dẫn cho bố cục và thiết kế PCB liên quan đến các hệ thống tốc độ cao.

Lưu ý ứng dụng này dành cho các nhà thiết kế PCB có kế hoạch sử dụng các thiết bị dựa trên bộ thu phát tốc độ cao và giải quyết hai chủ đề thiết kế chính:

• Lựa chọn vật liệu điện môi
• Độ lệch bổ sung được giới thiệu trong các cặp vi phân do các biến thể cục bộ trong hằng số điện môi (Er), kết quả từ mô hình dệt sợi thủy tinh trong vật liệu điện môi.

Nó cũng thảo luận về các chiến lược khác nhau mà bạn có thể sử dụng để bù đắp cho hiệu ứng dệt sợi thủy tinh, mở rộng kiến thức hiện có và liệt kê các tài liệu kỹ thuật khác nhau để biết thêm thông tin.

Trang web này cho phép bạn tải xuống Công cụ Tham số Độ lệch Bo mạch. Kết quả của Công cụ Tham số Độ lệch Bo mạch dựa trên độ trễ theo dõi bảng mạch in mô phỏng của bạn, độ trễ gói thiết bị (nếu có) và các công thức từ Sổ tay Tham số Giao diện Bộ nhớ Ngoài. Công cụ lấy đầu vào được cung cấp và tính toán các tham số độ lệch.

Tài liệu này hướng dẫn bạn hoàn thành đánh giá bố cục bảng bằng cách sử dụng FPGA. Nội dung kỹ thuật được chia thành các lĩnh vực trọng tâm như Power Planes và Stack Up, Critical Signals, Component Mounting, và Connectors.

Thư viện Dấu chân PCB cho các Công cụ PCB Cadence * Allegro.

Thư viện Mentor Graphics* Expedition Tool Footprint (thông tin gói vật lý).

Bắt đầu ở đây để tìm hiểu về tất cả các công cụ, ví dụ, tài liệu, và đào tạo có sẵn để hỗ trợ với PCB mang lên và giúp bạn gỡ lỗi thiết kế FPGA của bạn.

Các tệp BSDL IEEE 1149.1 có sẵn trên trang web này được sử dụng cho BST trước và sau cấu hình.

Bộ công cụ EMIF cho phép bạn chẩn đoán và gỡ lỗi các vấn đề hiệu chuẩn và tạo báo cáo lề cho giao diện bộ nhớ ngoài của bạn.

Bộ công cụ thu phát giúp các nhà thiết kế FPGA và bo mạch xác thực tính toàn vẹn tín hiệu liên kết thu phát theo thời gian thực trong hệ thống và cải thiện thời gian đưa bo mạch. Kiểm tra tỷ lệ lỗi bit (BER) trong khi chạy đồng thời nhiều liên kết ở tốc độ dữ liệu mục tiêu của bạn để xác thực thiết kế bo mạch của bạn.

Bảng điều khiển Hệ thống là một công cụ gỡ lỗi cấp hệ thống linh hoạt giúp các nhà thiết kế gỡ lỗi thiết kế của họ một cách nhanh chóng và hiệu quả trong khi thiết kế đang chạy ở tốc độ tối đa trong FPGA. Bảng điều khiển Hệ thống cho phép các nhà thiết kế gửi các giao dịch đọc và ghi cấp hệ thống vào Trình thiết kế nền tảng của họ (trước đây là Qsys) để giúp cô lập và xác định các vấn đề. Nó cũng cung cấp một cách nhanh chóng và dễ dàng để kiểm tra đồng hồ hệ thống và theo dõi trạng thái thiết lập lại, điều này có thể đặc biệt hữu ích trong quá trình kiểm tra bo mạch.

Tìm hiểu về các công cụ và mô hình toàn vẹn tín hiệu cũng như phân tích và ước tính điện năng.

Thông tin gói hàng bao gồm mã đặt hàng, từ viết tắt gói, vật liệu khung chì, hoàn thiện chì (mạ), tham chiếu phác thảo JEDEC*, độ đồng phẳng của chì, trọng lượng, mức độ nhạy cảm với độ ẩm và các thông tin đặc biệt khác. Thông tin về điện trở nhiệt bao gồm số chân thiết bị, tên gói và giá trị điện trở.

Sổ tay Giao diện bộ nhớ ngoài (EMIF) chứa thông tin và tài liệu liên quan đến thiết kế giao diện bộ nhớ ngoài, triển khai và tham số hóa tài sản trí tuệ (IP), mô phỏng, gỡ lỗi và nhiều thông tin khác.

Bạn có thể sử dụng bộ hướng dẫn giải quyết trục trặc này để giúp bạn xác định các nguyên nhân có thể dẫn đến việc cấu hình FPGA không thành công. Mặc dù trình khắc phục sự cố này không bao gồm mọi trường hợp có thể xảy ra, nhưng nó xác định phần lớn các sự cố gặp phải trong quá trình cấu hình.

Bộ sưu tập toàn diện tài liệu FPGA, video hướng dẫn, diễn đàn cộng đồng, các khóa đào tạo trực tuyến và cửa hàng thiết kế nơi khách hàng có thể truy cập một loạt các ví dụ thiết kế FPGA. Video Giờ kỹ sư đến kỹ sư cung cấp hướng dẫn trực quan về cách giải quyết các vấn đề thiết kế phổ biến.

Khóa học Dịch vụ Lợi thế Sản xuất (MAS) này chia sẻ các khuyến nghị sản xuất của Intel để tạo điều kiện cho sản xuất xuất sắc của khách hàng của chúng tôi.

Hướng dẫn xử lý thiết bị J-Lead, QFP, BGA, FBGA và FBGA không nắp (AN71)

Ghi chú ứng dụng này cung cấp hướng dẫn xử lý các thiết bị J-Lead, Quad Flat Pack (QFP) và Ball-Grid Array (BGA, bao gồm FineLine BGA [FBGA] và bao bì FBGA không nắp) để bảo toàn chất lượng của các thiết bị này trong quá trình lưu trữ, vận chuyển và chuyển giao và để đảm bảo hàn dễ dàng hơn.

Quản lý nhiệt và xử lý cơ học cho các thiết bị TCFCBGA FPGA (AN657)

Ghi chú ứng dụng này cung cấp hướng dẫn về quản lý nhiệt và xử lý cơ học của mảng lưới bóng chip lật hỗn hợp nhiệt (TCFCBGA) cho các thiết bị FPGA Arria® V.

Quản lý nhiệt và xử lý cơ học cho mảng lưới bi chip lật không nắp (AN659)

Lưu ý ứng dụng này cung cấp hướng dẫn về quản lý nhiệt và xử lý cơ học của mảng lưới bóng chip lật không nắp (FCBGA) cho các thiết bị FPGA.

Hướng dẫn xử lý Gói quy mô chip cấp Altera wafer (WLCSP) (AN752)

Phải cẩn thận đúng cách khi xử lý các thành phần Gói quy mô chip cấp wafer (WLCSP).

Khuyến nghị quy trình lắp ráp hội đồng quản trị SMT (AN353)

Mô tả sự khác biệt giữa hàn thông thường và hàn không chì. Cung cấp các hướng dẫn và khuyến nghị về hàn lại các thiết bị không chì Intel®.

Những thách thức trong sản xuất các linh kiện đáng tin cậy, không chì và tuân thủ RoHS (Sách trắng)

Trang trắng này trình bày một số sửa đổi, các giải pháp đóng gói cần thiết và Altera® có sẵn để đáp ứng các yêu cầu về độ tin cậy và khả năng sử dụng đối với các sản phẩm không chì và tuân thủ RoHS.