Trung tâm hỗ trợ IP PCI Express*

1. Lựa chọn thiết bị

Dòng thiết bị FPGA

Tham khảo các bảng trên trang FPGA IP cho PCIe* để biết Hỗ trợ thiết bị cho Số lượng Khối IP PCI Express cứng và Hỗ trợ Cấu hình và Tính năng Thiết bị để hiểu hỗ trợ PCIe cho FPGAs.

Bạn có thể so sánh các thiết bị trong bảng và chọn thiết bị phù hợp để triển khai hệ thống PCIe của mình.

• Hỗ trợ thiết bị và số lượng khối IP PCIe cứng Bảng
• Bảng hỗ trợ tính năng và cấu hình thiết bị

2. Hướng dẫn sử dụng và thiết kế tham khảo

Các giải pháp IP PCIe bao gồm ngăn xếp giao thức cứng PCIe hàng đầu về công nghệ Altera® bao gồm các lớp liên kết dữ liệu và giao dịch; và lớp vật lý cứng, bao gồm cả đính kèm phương tiện vật lý (PMA) và lớp con mã hóa vật lý (PCS). IP PCIe Altera® cũng bao gồm các khối tùy chọn, chẳng hạn như công cụ truy cập bộ nhớ trực tiếp (DMA) và ảo hóa I/O gốc đơn (SR-IOV). Để biết thêm thông tin, hãy tham khảo hướng dẫn sử dụng sau:

Hướng dẫn sử dụng IP

Thiết bị Agilex™ 7

Hướng dẫn Sử dụng IP F-Tile

• Hướng dẫn sử dụng FPGA F-Tile Avalon® Streaming IP cho PCI Express
• IP FPGA phát trực tiếp AXI cho PCI Express*
• Hướng dẫn Sử dụng IP Bộ chuyển đổi FPGA Có thể Mở rộng cho PCI Express*

Hướng dẫn Sử dụng IP R-Tile

• Hướng dẫn sử dụng IP truyền phát trực tuyến Avalon® R-Tile FPGA cho PCI Express
• IP FPGA phát trực tiếp AXI cho PCI Express*
• Hướng dẫn Sử dụng IP Bộ chuyển đổi FPGA Có thể Mở rộng cho PCI Express*

Hướng dẫn Sử dụng IP P-Tile

• Hướng dẫn sử dụng IP truyền phát trực tuyến Avalon FPGA P-Tile cho PCI Express
  
• FPGA Hướng dẫn sử dụng IP ánh xạ bộ nhớ Avalon P-Tile (Avalon-MM) cho PCI Express
  
• Hướng dẫn Sử dụng IP DMA Đa Kênh cho PCI Express
• IP FPGA phát trực tiếp AXI cho PCI Express*
• Hướng dẫn Sử dụng IP Bộ chuyển đổi FPGA Có thể Mở rộng cho PCI Express*

Thiết bị Agilex™ 5

• Hướng dẫn sử dụng IP GTS AXI Streaming FPGA cho PCI Express*
• Hướng dẫn Sử dụng IP FPGA DMA Phân tán Tập hợp có thể mở rộng

Thiết bị Agilex™ 3

• Hướng dẫn sử dụng IP GTS AXI Streaming FPGA cho PCI Express*

Stratix® 10 thiết bị

Hướng dẫn sử dụng P-Tile

• Hướng dẫn sử dụng IP cứng Avalon-ST FPGA P-Tile cho PCI Express
• Hướng dẫn sử dụng IP ánh xạ bộ nhớ Avalon P-Tile FPGA cho PCI Express
• Hướng dẫn Sử dụng IP DMA Đa Kênh cho PCI Express
• Hướng dẫn Sử dụng IP Bộ chuyển đổi FPGA Có thể Mở rộng cho PCI Express*

Hướng dẫn Sử dụng H-Tile/L-Tile

• Hướng dẫn Sử dụng IP DMA Đa Kênh cho PCI Express
  
• Hướng dẫn sử dụng Avalon Memory Mapped (Avalon-MM) Stratix® 10 Hard IP+ cho Giải pháp PCI Express
• Stratix® Hướng dẫn sử dụng IP cứng Bộ nhớ được ánh xạ Avalon 10 H-Tile/L-Tile (AvalonMM) cho PCI Express
• Stratix® Hướng dẫn sử dụng 10 Avalon Streaming (Avalon-ST) và Single Root I/O Virtualization (SR-IOV) cho Giải pháp PCI Express
• Stratix® 10 Hướng dẫn triển khai Cấu hình qua Giao thức (CvP)

Arria® 10 và Cyclone® 10 thiết bị

• Hướng dẫn sử dụng Arria® 10 và Cyclone® 10 GX Avalon Memory Mapped (Avalon-MM) cho Hướng dẫn sử dụng PCI Express
  
• Arria® Hướng dẫn sử dụng Bộ nhớ Avalon được ánh xạ 10 hoặc Cyclone® 10 GX (Avalon-MM) cho Giải pháp PCI Express
• Hướng dẫn sử dụng Giao diện Avalon-ST Arria® 10 và Cyclone® 10 GX cho PCI Express
• Arria® 10 Giao diện Truyền phát trực tiếp Avalon (Avalon-ST) với Hướng dẫn Sử dụng Giải pháp SR-IOV PCIe
• Hướng dẫn sử dụng Quartus® Prime Pro Edition Cấu hình lại một phần
• Arria® Hướng dẫn sử dụng Khởi tạo và cấu hình lại một phần 10 CvP qua PCI Express

Hướng dẫn sử dụng ví dụ thiết kế

Thiết bị Agilex™ 7

Hướng dẫn Sử dụng Ví dụ Thiết kế F-Tile

• FPGA Hướng dẫn sử dụng Ví dụ Thiết kế F-Tile Avalon Streaming (Avalon-ST) cho PCI Express

Hướng dẫn sử dụng ví dụ thiết kế R-Tile

• FPGA Hướng dẫn sử dụng Ví dụ Thiết kế IP R-Tile Avalon Streaming (Avalon-ST) cho PCI Express
  

Hướng dẫn sử dụng ví dụ thiết kế P-Tile

• FPGA Hướng dẫn sử dụng Ví dụ Thiết kế P-Tile Avalon Streaming (Avalon-ST) cho PCI Express
  
• FPGA IP ánh xạ bộ nhớ Avalon P-Tile (Avalon-MM) cho ví dụ thiết kế PCI Express
• Hướng dẫn sử dụng ví dụ thiết kế IP DMA đa kênh cho PCI Express

Thiết bị Agilex™ 5

• Hướng dẫn sử dụng Ví dụ Thiết kế GTS AXI Streaming FPGA IP cho PCI Express*
• Hướng dẫn sử dụng ví dụ thiết kế DMA FPGA IP phân tán có thể mở rộng

Thiết bị Agilex™ 3

• Hướng dẫn sử dụng Ví dụ Thiết kế GTS AXI Streaming FPGA IP cho PCI Express*

Stratix® 10 thiết bị

Hướng dẫn sử dụng ví dụ thiết kế P-Tile

• FPGA Hướng dẫn sử dụng Ví dụ Thiết kế P-Tile Avalon Streaming (Avalon-ST) cho PCI Express
  
• FPGA IP ánh xạ bộ nhớ Avalon P-Tile (Avalon-MM) cho ví dụ thiết kế PCI Express
• Hướng dẫn sử dụng ví dụ thiết kế IP DMA đa kênh cho PCI Express

Hướng dẫn Sử dụng Ví dụ Thiết kế L/H-Tile

• Hướng dẫn sử dụng ví dụ thiết kế IP DMA đa kênh cho PCI Express
  
• Stratix® 10 IP Truyền phát trực tiếp nội dung Avalon (Avalon-ST) cho Hướng dẫn Sử dụng Ví dụ Thiết kế PCIe
• Stratix® IP cứng 10 Avalon -MM cho Hướng dẫn sử dụng ví dụ thiết kế PCIe

Arria® 10 và Cyclone® 10 thiết bị

• IP cứng Arria® 10 và Cyclone® 10 Avalon-ST cho Hướng dẫn sử dụng ví dụ thiết kế PCIe
• Giao diện Avalon MM Arria® 10 và Cyclone® cho Hướng dẫn Sử dụng Ví dụ Thiết kế PCIe

Ghi chú phát hành IP

Thiết bị Agilex™ 7

• Ghi chú phát hành Lõi IP P-Tile cho PCI Express
  
• Ghi chú phát hành F-Tile Avalon® Streaming FPGA IP cho PCIe*
• Ghi chú phát hành IP R-Tile FPGA cho Lõi IP PCI Express*
• Ghi chú phát hành IP DMA Đa kênh cho PCI Express

Thiết bị Agilex™ 5

• Ghi chú phát hành GTS AXI Streaming FPGA IP cho PCI Express*
• Ghi chú phát hành IP DMA FPGA DMA có thể mở rộng

Thiết bị Agilex™ 3

• Ghi chú phát hành GTS AXI Streaming FPGA IP cho PCI Express*

Stratix® 10 thiết bị

• Ghi chú phát hành L/H-Tile Hard IP for PCI Express IP Core
  
• Ghi chú phát hành Lõi IP P-Tile cho PCI Express
• Ghi chú phát hành IP DMA Đa kênh cho PCI Express

Arria® 10 và Cyclone® 10 thiết bị

• Ghi chú phát hành IP cứng Arria® 10 và Cyclone® 10 cho lõi IP PCI Express
  

Giao diện PHY cho PCI Express (PIPE) sử dụng bộ thu phát Lõi IP PHY gốc

Bạn cũng có thể chỉ triển khai lớp vật lý của PCIe bằng cách sử dụng lõi IP PHY gốc của Bộ thu phát và ghép nó lại với nhau với các lớp giao thức còn lại được triển khai dưới dạng logic mềm trong kết cấu FPGA. Logic mềm này có thể là thiết kế của riêng bạn hoặc IP của bên thứ ba.

Tìm hiểu thêm về lõi IP PHY gốc của Bộ thu phát trong chương PIPE của các hướng dẫn sử dụng sau:

Stratix® 10 thiết bị

• Hướng dẫn Sử dụng Bộ thu phát PHY L-Tile/H-Tile
  

Arria® 10 thiết bị

• Hướng dẫn sử dụng Bộ thu phát PHY
  

Cyclone® 10 thiết bị

• Hướng dẫn sử dụng Bộ thu phát PHY GX
  

Thiết kế tham khảo

Thiết bị Agilex™ 7

• Thiết kế tham chiếu DMA PCI Express sử dụng bộ nhớ ngoài

Stratix® 10 thiết bị

• Gen3x16 Avalon-MM DMA với Thiết kế tham chiếu bộ nhớ trong (AN 881)
  
• Gen3x16 Avalon-MM DMA với Bộ nhớ ngoài (DDR4) Thiết kế tham chiếu (AN 881)
• Gen3x16 Avalon-MM DMA với Thiết kế tham chiếu HBM2 (AN 881)
• Gen3x16 Sử dụng Avery BFM để mô phỏng (AN 811)
• Gen3x8 Avalon-MM DMA với Bộ nhớ trong (Wiki)
• Gen3x8 Avalon MM DMA với Bộ nhớ DDR3/DDR4 Ngoài (AN 829)
• Gen3x8 Avalon-MM DMA cho phiên bản Quartus® cũ (AN 690)
• Cấu hình lại một phần Gen3x8 trên Thiết kế tham chiếu PCI Express (AN 819)

Arria® 10 thiết bị

• Gen3x8 Avalon-MM DMA với Bộ nhớ DDR3 ngoài (AN 708)
  
• Thiết kế tham chiếu DMA Gen3x8 Avalon-MM với bộ nhớ trong (AN 690)
• Cách chạy Avalon-MM DMA Design Part1 (video)
• Cách chạy Avalon-MM DMA Design Part2 (video)
• Cấu hình lại một phần phần cứng SoC
• Hướng dẫn cấu hình lại một phần cập nhật tĩnh - Chỉ thiết bị Arria® 10 GX (AN 817)
• Cấu hình lại một phần phân cấp trên PCIe (AN 813)
• Hướng dẫn cấu hình lại một phần theo phân cấp - Chỉ thiết bị Arria® 10 GX (AN 806)
• Cấu hình lại một phần thiết kế - Chỉ thiết bị Arria® 10 GX (AN 797)
• Cấu hình lại một phần qua PCIe (AN 784)
• Cổng gốc PCIe lên đến Gen2x8 với MSI

Cyclone® 10 thiết bị

• Thiết kế tham chiếu Gen2x4 DMA - Thiết bị Cyclone® 10 GX (AN 855)
  

Thiết bị cũ

• Thiết kế tham chiếu DMA cho các thiết bị cũ (AN 456)

Bộ công cụ phát triển

Bộ phát triển FPGA Stratix® V GX

• PCIe AVMM với Truy cập Bộ nhớ Trực tiếp (DMA) và Giao diện Bộ nhớ DDR3
• AN708: Thiết kế tham chiếu DMA PCI Express sử dụng bộ nhớ ngoài

Bộ phát triển FPGA Arria® V GT

• PCIe AVMM với DMA và Giao diện Bộ nhớ Trên Chip
• Gen2x4 AVMM DMA - Arria® V

Bộ khởi động Arria® V GX

• PCIe AVMM với DMA và Giao diện Bộ nhớ Trên Chip

Bộ phát triển FPGA Cyclone® V GT

• PCIe AVMM với DMA và Giao diện Bộ nhớ Trên Chip
• Gen2x4 AVMM DMA - Cyclone® V
• PCIe AVMM với DMA và Giao diện Bộ nhớ Trên Chip (Trình điều khiển Linux)
• Gen2x4 AVMM DMA - Arria® V
• Gen2x4 AVMM DMA - Cyclone® V

PCIe với Thiết kế Tham chiếu Giao diện Bộ nhớ Trên Chip
Bộ phát triển FPGA Stratix® V GX

• Giao diện bộ nhớ trên chip và PCIe AVST
• AN456: Thiết kế tham chiếu hiệu suất cao PCI Express

Bộ phát triển FPGA Arria® V GT

• Giao diện bộ nhớ trên chip và PCIe AVST

Bộ phát triển FPGA Cyclone® V GT

• Giao diện bộ nhớ trên chip và PCIe AVST

Bộ phát triển FPGA Stratix® IV GX

• Giao diện bộ nhớ trên chip và PCIe AVST

Bộ phát triển FPGA Cyclone® IV GX

• Giao diện bộ nhớ trên chip và PCIe AVST

Bộ phát triển FPGA Arria® II GX

• Giao diện bộ nhớ trên chip và PCIe AVST

Các khoản mục và công cụ thế chấp PCIe khác

• Triển khai MSI-X cho PCI Express trong các thiết bị FPGA Altera

Bộ phát triển FPGA Stratix® V GX

• Bộ công cụ thu phát cho IP PCIe cứng (Gen1x8)
• Bộ công cụ thu phát cho IP PCIe cứng (Gen2x8)
• Bộ công cụ thu phát cho IP PCIe cứng (Gen3x8)

Tài nguyên bổ sung

• Cập nhật hệ thống từ xa Agilex™ 7 SoC HPS
• Arria® 10 thiết kế tham chiếu phần cứng SoC thể hiện cấu hình lại một phần
• Arria® 10 Bộ phát triển SoC Gỡ lỗi hệ thống từ xa

3. Tích hợp IP

Tham khảo phần Bắt đầu và phần Bố cục vật lý của IP cứng trong hướng dẫn sử dụng lõi IP bạn đã chọn. Bạn cũng có thể tham khảo các tài liệu sau để biết chi tiết:

Thiết bị Agilex™ 7

• Hướng dẫn Sử dụng PHY Bộ thu phát E-Tile

Stratix® 10 thiết bị

• Cách triển khai PCI Express (PIPE) trong phần Bộ thu phát FPGA Stratix® 10 của Hướng dẫn Sử dụng PHY Bộ thu phát Stratix® L- và H-Tile
  
• AN 778: Lưu ý ứng dụng sử dụng bộ thu phát Stratix® 10

Arria® 10 thiết bị

• Cách triển khai PCI Express (PIPE) trong phần Bộ thu phát Arria® 10 FPGA của Hướng dẫn Sử dụng Bộ thu phát PHY Arria® 10 FPGA
  

Cyclone® 10 thiết bị

• Cách triển khai PCI Express (PIPE) trong phần Bộ thu phát FPGA Cyclone® 10 GX của Hướng dẫn sử dụng Bộ thu phát PHY FPGA Cyclone® 10 GX
  

4. Các khóa đào tạo và video

Các khóa đào tạo

• Các khóa đào tạo PCIe

5. Gỡ lỗi

Ghi chú phát hành lõi sở hữu trí tuệ (IP)

Thiết bị Agilex™ 7

• Ghi chú phát hành Lõi IP P-Tile cho PCI Express
  
• Ghi chú phát hành IP DMA Đa kênh cho PCI Express

Stratix® 10 thiết bị

• Stratix® 10 DMA đa kênh cho PCI Express Ghi chú phát hành IP
  
• Ghi chú phát hành L/H-Tile Hard IP for PCI Express IP Core
• Ghi chú phát hành Lõi IP P-Tile cho PCI Express

Arria® 10 và Cyclone® 10 thiết bị

• Ghi chú phát hành IP cứng Arria® 10 và Cyclone® 10 cho lõi IP PCI Express
  

Hướng dẫn phân tích cây lỗi

• Hướng dẫn phân tích cây lỗi cho Arria® 10 thiết bị Giải pháp PCI Express

Giải pháp cơ sở tri thức

• Tìm kiếm Cơ sở Kiến thức (Thiết bị Agilex™)
• Tìm kiếm cơ sở kiến thức (Stratix® 10 thiết bị)
  
• Tìm kiếm cơ sở kiến thức (Arria® 10 thiết bị)
• Tìm kiếm cơ sở kiến thức (Cyclone® 10 thiết bị)

Nguyên tắc về vị trí nguồn lực FPGA

• AN 778: Lưu ý ứng dụng sử dụng bộ thu phát Stratix® 10

6. Tài nguyên bổ sung

Di chuyển sang Stratix® 10 thiết bị

• Di chuyển sang Stratix® 10 thiết bị từ Arria® 10 thiết bị cho giao diện DMA Avalon MM và Avalon MM AN 790
  
• Di chuyển sang Stratix® 10 thiết bị cho giao diện phát trực tuyến Avalon AN 791

Danh sách các nhà tích hợp PCIe-SIG

• FPGA sản phẩm cho tiêu chuẩn PCIe
• Các sản phẩm không thể lập trình cho tiêu chuẩn PCIe

Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.