Phần mềm Thiết kế Quartus® Prime
Môi trường thiết kế hiệu suất cao trực quan. Từ nhập và tổng hợp thiết kế đến tối ưu hóa, xác minh và mô phỏng, Phần mềm thiết kế Quartus® Prime mở ra các khả năng nâng cao trên các thiết bị có nhiều triệu phần tử logic, cung cấp cho các nhà thiết kế nền tảng lý tưởng để đáp ứng các cơ hội thiết kế thế hệ tiếp theo.
Thiết kế nền tảng
Trình thiết kế nền tảng là công cụ tích hợp hệ thống trong Phần mềm Quartus® Prime. Công cụ này tự động tạo logic kết nối để kết nối các chức năng sở hữu trí tuệ (IP) và hệ thống con, tiết kiệm đáng kể thời gian và công sức trong quá trình thiết kế FPGA.
Thiết kế theo khối
Thiết kế, triển khai và xác minh các khối lõi hoặc ngoại vi một lần, sau đó tái sử dụng các khối đó nhiều lần trên các dự án khác nhau sử dụng cùng một thiết bị.
Cấu hình lại một phần
Định cấu hình lại một phần của FPGA một cách linh hoạt trong khi thiết kế FPGA còn lại tiếp tục hoạt động.
Công cụ lập kế hoạch phân vùng thiết kế
Phân vùng thiết kế là ranh giới có thứ bậc, được đặt tên và logic mà bạn có thể gán cho một phiên bản trong thiết kế của mình. Việc xác định phân vùng thiết kế cho phép bạn tối ưu hóa và khóa kết quả tổng hợp cho từng khối riêng lẻ.
Công cụ vẽ thiết kế chip
Công cụ vẽ thiết kế chip đơn giản hóa việc lập sơ đồ tầng bằng cách cho phép bạn xem và hạn chế logic thiết kế trong màn hình hiển thị trực quan các tài nguyên chip FPGA. Bạn có thể sử dụng công cụ vẽ thiết kế Chip để xem và sửa đổi vị trí logic, kết nối và đường dẫn định tuyến sau khi chạy Fitter.
Công cụ vẽ thiết kế giao diện
Công cụ vẽ thiết kế giao diện khảo sát kiến trúc ngoại vi của thiết bị và gán giao một cách hiệu quả. Công cụ vẽ thiết kế giao diện ngăn chặn việc ghim pin bất hợp pháp bằng cách thực hiện kiểm tra tính hợp pháp và phù hợp hơn trong thời gian thực.
Vùng Khóa Logic
Vùng Logic Lock là loại ràng buộc định tuyến và vị trí logic mạnh mẽ. Bạn có thể xác định bất kỳ vùng tài nguyên vật lý tùy ý nào trên thiết bị đích làm vùng Logic Lock, sau đó gán các nút thiết kế và các thuộc tính khác cho vùng đó.
Hỗ Trợ Đa Xử Lý (thời Gian Biên Dịch Nhanh Hơn)
Việc sử dụng nhiều bộ xử lý để tổng hợp có thể mang lại thời gian tổng hợp nhanh hơn tùy thuộc vào số lượng lõi được sử dụng.
Bộ công cụ Cơ bản IP
Intel cung cấp giấy phép sản xuất đầy đủ cho một số lõi sở hữu trí tuệ (IP) phổ biến của mình trong Altera® FPGA IP Base Suite, miễn phí với Phần mềm Quartus® Prime và phần mềm Intel Quartus Prime Pro Edition.
Lắp ráp (Vị trí và Tuyến)
Fitter của Trình tổng hợp thực hiện việc định vị và định tuyến thiết kế. Trong vị trí và tuyến đường, Fitter xác định vị trí và định tuyến logic tốt nhất trong thiết bị FPGA mục tiêu.
Đăng ký Tái định thời
Đăng ký tái định thời có thể cân bằng chuỗi đăng ký bằng cách định lại thời gian (di chuyển) các thanh ghi ALM vào Siêu đăng ký trong cơ cấu định tuyến.
Bộ phân tích Thời gian
Trình phân tích thời gian là công cụ phân tích thời gian kiểu ASIC mạnh mẽ giúp xác thực hiệu năng thời gian của tất cả logic trong thiết kế của bạn bằng cách sử dụng phương pháp ràng buộc, phân tích và báo cáo theo tiêu chuẩn ngành.
Design Space Explorer II
Công cụ Design Space Explorer II cho phép bạn tìm các cài đặt dự án tối ưu cho các mục tiêu tối ưu hóa tài nguyên, hiệu năng hoặc năng lượng.
Phân tích năng lượng
Các tính năng phân tích năng lượng bao gồm Early Power Estimators, Máy tính nhiệt và năng lượng Altera® FPGA cũng như Power Analyzer cung cấp cho bạn khả năng ước tính mức tiêu thụ điện năng.
Bộ phân tích Logic Signal Tap
Bộ phân tích logic Signal Tap ghi lại và hiển thị hành vi tín hiệu thời gian thực trong thiết kế FPGA cho phép bạn thăm dò và gỡ lỗi hành vi của tín hiệu bên trong trong quá trình hoạt động bình thường của thiết bị mà không yêu cầu thêm chân I/O hoặc thiết bị phòng thí nghiệm bên ngoài.
Bộ công cụ Thu phát
Bộ công cụ Thu phát sử dụng công nghệ Bộ kiểm soát Hệ thống để giúp các nhà thiết kế FPGA và bo mạch xác thực tính toàn vẹn của tín hiệu liên kết thu phát theo thời gian thực trong hệ thống và cải thiện thời gian khởi động bo mạch.
Phần mềm Questa*-Intel® FPGA Edition
Phiên bản phần mềm Questa*-Intel® FPGA và Questa*-Intel® FPGA Starter là phiên bản phần mềm Siemens EDA Questa* Core dành cho các thiết bị FPGAs Altera®.
Công cụ Intel® Advanced Link Analyzer
Intel® Advanced Link Analyzer là công cụ phân tích liên kết mắt nhiễu/nhiễu hiện đại cho phép bạn nhanh chóng và dễ dàng đánh giá hiệu năng liên kết nối tiếp tốc độ cao.
Intel® HLS Compiler
Trình tổng hợp Intel® HLS là công cụ tổng hợp cấp cao (HLS), lấy C++ không tính thời gian làm đầu vào và tạo mã cấp độ truyền thanh ghi (RTL) chất lượng sản xuất được tối ưu hóa cho Altera® FPGA.
Trình tạo DSP cho Altera® FPGA
DSP Builder là công cụ thiết kế xử lý tín hiệu kỹ thuật số cho phép tạo Ngôn ngữ mô tả phần cứng của các thuật toán DSP trực tiếp từ môi trường MathWorks Simulink lên Altera® FPGA.
Bộ xử lý mềm Nios® dành cho Altera® FPGA
Bộ xử lý mềm Nios® được thiết kế dành riêng cho Altera® FPGA. Dòng bộ xử lý mềm phù hợp với nhiều ứng dụng điện toán nhúng, từ xử lý tín hiệu số đến điều khiển hệ thống.
Bộ phát triển nhúng FPGA Altera® SoC (EDS)
Altera® SoC FPGA EDS là bộ công cụ toàn diện để phát triển phần mềm nhúng trên Altera® SoC FPGA. Nó bao gồm các công cụ phát triển, chương trình tiện ích, phần mềm thời gian chạy và các ví dụ ứng dụng.