DSP Builder
Tổng quan
Tính năng
Mang lại sự thoải mái khi sử dụng
- Thực hiện di chuyển thiết kế nút nhấn sang khối DSP cố định và dấu phẩy động cứng trong các dòng thiết bị Arria® 10, Stratix® 10 và Agilex™.
- Tự động tạo dự án và tập lệnh xác minh cho Phần mềm thiết kế Quartus® Prime, Trình phân tích thời gian, Trình thiết kế nền tảng và Phiên bản Questa*-Intel® FPGA.
- Tạo bảng sử dụng tài nguyên cho các thiết kế của bạn mà không yêu cầu biên dịch Quartus® Prime.
Giảm thời gian để thiết kế thành công
- Thực hiện tối ưu hóa tổng hợp cấp cao, tự động chèn và cân bằng đường ống cũng như ánh xạ phần cứng được nhắm mục tiêu.
- Sử dụng ràng buộc xung nhịp hệ thống do nhà thiết kế chỉ định để điều khiển đường ống tự động và ghép kênh / gấp phân chia thời gian.
- Truy cập FFT, FIR và các hàm toán học nâng cao có thể cấu hình cao.
- Nhập RTL vào môi trường MathWorks MATLAB/Simulink của bạn để đồng mô phỏng và tạo mã.
- Xây dựng kiến trúc bộ xử lý đơn vị logic số học (ALU) tùy chỉnh từ thiết kế tốc độ dữ liệu phẳng với tính năng gập ALU.
Bắt đầu
Thứ tự cài đặt bắt buộc:
- MathWorks MATLAB và Simulink.
- Phần mềm thiết kế Quartus® Prime.
- Bộ xây dựng DSP.
Bước 1
DSP Builder yêu cầu phần mềm MathWorks. Tìm hiểu cách thêm giấy phép Bộ dựng DSP vào bản cài đặt MATLAB của bạn.
Liên hệ với MathWorks để có được giấy phép phần mềm dùng thử 30 ngày.
Tích hợp công cụ
Simulink (Tác phẩm toán học)
DSP Builder có thể tương thích với các bộ khối Simulink khác. Bạn có thể sử dụng bộ khối Simulink cơ bản để tạo các testbench tương tác cho phép bạn so sánh hành vi của thiết kế DSP Builder với kết quả tham chiếu mà bạn cung cấp.
Phần mềm Thiết kế Quartus® Prime
DSP Builder cho phép bạn xây dựng đường dẫn dữ liệu DSP tốc độ cao, hiệu suất cao với tính năng chèn thanh ghi đường ống tự động. Sau đó, bạn sử dụng phần mềm thiết kế Quartus Prime để hoàn tất quá trình tổng hợp và đặt và định tuyến cho thiết bị FPGA mục tiêu của mình.
Thiết kế nền tảng
DSP Builder tạo giao diện ống dẫn và tệp mô tả thành phần (hw.tcl) cho mỗi thiết kế. DSP Builder tạo giao diện ánh xạ bộ nhớ chỉ khi thiết kế chứa các khối giao diện hoặc khối bộ nhớ ngoài. DSP Builder cũng có thể tạo giao diện Avalon® Streaming. Tệp HW.tcl có thể hiển thị bus bộ xử lý để kết nối trong Trình thiết kế Nền tảng.
Phần mềm Questa*-Intel® FPGA Edition
Nếu tệp thực thi Questa nằm trong đường dẫn của bạn, bạn có thể chạy trình mô phỏng Questa từ bên trong Trình xây dựng DSP. Luồng testbench tự động tạo và chạy tập lệnh thử nghiệm cho phép bạn so sánh kết quả mô phỏng Simulink với đầu ra của trình mô phỏng RTL mô phỏng HDL được tạo.
Hỗ trợ
Hỗ trợ tài liệu
Đọc tài liệu DSP để biết thêm thông tin.
Hỗ trợ cấp phép
Nhận thông tin hỗ trợ cấp phép tại Trung tâm hỗ trợ cấp phép Intel® FPGA.
Lõi IP DSP
Duyệt các IP DSP có sẵn.
Thông tin khác
Tải xuống
Nhận bộ công cụ thiết kế Altera® FPGA hoàn chỉnh.
Cấp phép
Tìm hiểu cách nhận được hồ sơ cấp phép, thiết lập giấy phép, giải quyết vấn đề liên quan đến giấy phép hoặc thay đổi thông tin giấy phép.
Mua
Tìm các nhà phân phối tại địa phương có thể giúp bạn mua Phần mềm Altera® FPGA.
Đào tạo
Trang này liệt kê tất cả các khóa đào tạo trực tuyến và có người hướng dẫn hiện có.