Phần mềm Thiết kế Quartus® Prime
Môi trường thiết kế hiệu suất cao trực quan. Từ nhập và tổng hợp thiết kế đến tối ưu hóa, xác minh và mô phỏng, Phần mềm thiết kế Quartus® Prime mở ra các khả năng nâng cao trên các thiết bị có nhiều triệu phần tử logic, cung cấp cho các nhà thiết kế nền tảng lý tưởng để đáp ứng các cơ hội thiết kế thế hệ tiếp theo.
Mọi thứ bạn cần để thiết kế cho Altera® FPGA, SoC và CPLD
Xem cách bạn có thể thiết kế với Phần mềm thiết kế Quartus Prime.
Có gì mới trong phiên bản 25.1
Hỗ trợ thiết bị Agilex
- Đã thêm hỗ trợ cho Agilex™ 3 FPGA C-Series.
- Hỗ trợ bổ sung cho các thiết bị Agilex™ 5 FPGA.
- Hỗ trợ thiết bị bổ sung cho Agilex™ 7 FPGAs F, I và M-Series.
Cải tiến
- Tăng hiệu năng trong lõi V/g Nios.
- Giảm 8% diện tích với lõi Nios V/c.
- Ashling RiscFree VS Code Extension - Phát triển với Nios® V trong VS Code.
- Thiết kế ví dụ TinyML - Thêm máy học vào thiết kế FPGA.
- Thiết kế tham khảo Linux - Các phiên bản tiêu chuẩn và thường xuyên để phát triển Linux.
- Hỗ trợ Xen Hypervisor – Chạy các ứng dụng FPGA ảo hóa.
- Hỗ trợ RTOS - Zephyr và Bare Metal hiện được hỗ trợ; FreeRTOS sẽ sớm ra mắt.
- Cải tiến trình cài đặt – Thiết lập nhanh hơn, linh hoạt hơn với cài đặt song song và lựa chọn thành phần động để giảm thời gian thiết lập và tối ưu hóa không gian đĩa.
- Streaming Debug – Gỡ lỗi phần cứng tốc độ cao với truyền dữ liệu thời gian thực hiệu quả, có thể định cấu hình thông qua Signal Tap (STP).
- Quartus Prime Pro 25.1 – Giới thiệu Mô hình chức năng bus AXI4 (BFM) gốc Altera để cải thiện hiệu suất mô phỏng và tích hợp dễ dàng, cho phép chuyển đổi liền mạch với những thay đổi tối thiểu.
- Cải thiện mô phỏng IP giao thức thu phát - Hỗ trợ nâng cao cho các giao thức như PCIe, Ethernet, Serial Lite và JESD, với các mô hình beta cho Ethernet và PCIe trong 25.1 và mô phỏng và xác minh nhanh hơn tới 50%.
Các tính năng và cải tiến khác
- Hình ảnh được chứa trong vùng chứa cho Quartus Prime Design Suite (QPDS): Có sẵn từ Docker Hub để triển khai dễ dàng hơn và khả năng tương thích với đám mây.
- Cải thiện phân tích thời gian tĩnh – Kết thúc thiết kế thông minh hơn với phân loại lỗi rõ ràng hơn, bản tóm tắt mới tách biệt thời gian và kết quả Trợ lý thiết kế, hỗ trợ đường dẫn tệp SDC tương đối để cải thiện tính di động và điều khiển MTBF hạt mịn thông qua điều chỉnh tốc độ chuyển đổi.
- Cải thiện suy luận RAM – Hỗ trợ tổng hợp nâng cao bao gồm suy luận tự động của RAM bốn cổng đơn giản và hỗ trợ đầy đủ cho các cấu hình cho phép byte (5, 8, 9 và 10 bit), cho phép kiểm soát chính xác để ghi các byte riêng lẻ trong một từ.
- Nâng cao các bộ lọc tìm kiếm tìm kiếm nút để bao gồm các loại giao diện khác nhau cho các truy vấn tìm kiếm nhanh hơn.
Có gì mới trong FPGA AI Suite Phiên bản 25.1
Hỗ trợ Thiết bị và Nền tảng Phát triển:
- Hỗ trợ Agilex™ 3 Beta
- Tạo IP suy luận từ FPGA AI Suite sử dụng Agilex™ 5 làm thiết bị đích trong tệp cấu hình vòm.
- Hỗ trợ thiết kế ví dụ trên Bộ phát triển mô-đun Agilex™ 5 FPGA E-Series 065B.
- Thiết kế ví dụ SOC với ARM làm máy chủ.
- Thiết kế ví dụ đính kèm JTAG không máy chủ.
- Hỗ trợ giới hạn trong 2 năm phát hành Quartus Prime Pro.
Các tính năng và cải tiến của FPGA AI Suite
- Chuyển đổi bố cục mới được tích hợp với IP suy luận AI – hỗ trợ khả năng cấu hình thời gian gấp và thời gian chạy.
- Công cụ ước tính hiệu suất lấy thông tin đầu vào của người dùng về băng thông bộ nhớ ngoài có sẵn.
- Trước đây, công cụ ước tính hiệu suất giả định băng thông bộ nhớ mà người dùng không thể điều chỉnh được.
- Hữu ích cho người dùng thiết kế cho các thiết bị nhỏ hơn như Agilex 5/3 có thể có băng thông bộ nhớ hạn chế.
- FPGA AI Suite 25.1 chuyển sang OpenVINO 2024.6.
Cập nhật mô hình, công cụ và thương hiệu AI
- Hỗ trợ mô hình YoloV7.
- Xác định và định vị các đối tượng trong hình ảnh hoặc video với độ chính xác và tốc độ cao. Được sử dụng trong kiểm soát chất lượng công nghiệp, giám sát, robot, vv
- Altera Đổi thương hiệu.
- Các gói RPM và DEB hiện là "altera-fpga-ai-suite-<version>".
- AI Suite hiện cài đặt vào '/opt/altera' thay vì '/opt/intel'.
Có gì mới cho IP FPGA trong phiên bản 25.1
Giới thiệu IP Agilex™ 3
- Hỗ trợ I/O linh hoạt với giao diện điện áp cao, tốc độ cao - MIPI D-PHY, LVDS 1,25 Gbps.
- Khả năng truyền dữ liệu mạnh mẽ - bộ thu phát 12,5Gbps, PCIe 3.0 và IP cứng MAC độ trễ thấp 10GE + 1GE.
- Quản lý việc truyền dữ liệu giữa các vị trí bộ nhớ không liền kề mà không có chi phí CPU bằng cách sử dụng IP sSGDMA.
- Truyền dữ liệu tốc độ cao, độ trễ thấp cho các ứng dụng khác nhau sử dụng SerialLite IV.
- Đồng bộ hóa thời gian chính xác trên các thiết bị mạng với hỗ trợ TSE-1588.
- Hỗ trợ bộ nhớ tiết kiệm chi phí với LPDDR4 lên đến 2133Mbps.
- Tích hợp liền mạch với bộ xử lý ARM Cortex sử dụng HPS EMIF.
- Các tính năng đồng bộ hóa mạnh mẽ cho nhiều bộ chuyển đổi dữ liệu sử dụng JESD204B 12,5Gbps.
- Gỡ lỗi toàn diện và kiểm tra các liên kết thu phát bằng Bộ công cụ thu phát.
- Xử lý hình ảnh và video có độ phân giải cao bằng bộ IP Xử lý Thị giác và Video (VVP).
Cập nhật IP Agilex™ 5
- Giới thiệu LTPI: Giao thức thế hệ tiếp theo cho DC-SCM 2.0, cung cấp băng thông và khả năng mở rộng cao hơn để tạo đường hầm tín hiệu tốc độ thấp liền mạch.
- Điều chỉnh thời gian thực của nhiều cấu hình bằng cách sử dụng Cấu hình lại động - PMA-D.
- Truy cập bộ nhớ trực tiếp đa kênh (MCDMA) cho PCIe 3.0/4.0 x2/x4 hỗ trợ cả RP và EP.
- Giao tiếp độ trễ thấp xác định với Ethernet TSN @ 10M / 100M / 1 / 2,5 G + SGMI.
- Interlaken @ 12,5Gbps trên mỗi làn nối tiếp được giới thiệu trong Agilex 5 D Series.
- JESD204B lên đến 17,16Gbps với hỗ trợ UTK.
- JESD204C thức được bao gồm trong chế độ Dual-Simplex.
Thông tin khác
Tải xuống
Nhận bộ công cụ thiết kế Altera® FPGA hoàn chỉnh.
Cấp phép
Tìm hiểu cách nhận được hồ sơ cấp phép, thiết lập giấy phép, giải quyết vấn đề liên quan đến giấy phép hoặc thay đổi thông tin giấy phép.
Mua
Tìm các nhà phân phối tại địa phương có thể giúp bạn mua Phần mềm Altera® FPGA.
Đào tạo
Trang này liệt kê tất cả các khóa đào tạo trực tuyến và có người hướng dẫn hiện có.
Câu hỏi thường gặp về Phần mềm thiết kế Quartus® Prime
Phần mềm Quartus® Prime cho phép đường dẫn nhanh để biến các thiết kế Altera® FPGA, SoC và CPLD thành hiện thực. Nó cung cấp các công cụ và tính năng cần thiết để trợ giúp từng bước từ nhập và tổng hợp thiết kế đến tối ưu hóa, xác minh và mô phỏng. Kiểm tra tập sách nhỏ quảng cáo Phần mềm Quartus Prime để biết thêm chi tiết.
Phần mềm Quartus® Prime Pro Edition và Phần mềm Standard Edition yêu cầu giấy phép trả phí, nhưng Phiên bản Lite không có giấy phép. Đăng ký nút cố định hỗ trợ truy cập vào Phiên bản Pro và Phiên bản Tiêu chuẩn, cũng như Phiên bản FPGA Questa*-Altera®, với một năm bảo trì. Để có giấy phép, hãy truy cập Trung tâm hỗ trợ cấp phép FPGA.
Nếu bạn đã sẵn sàng mua giấy phép hoặc cần các tính năng FPGA và SoC nâng cao — chẳng hạn như hỗ trợ cho các dòng thiết bị Agilex™, Stratix® 10, Arria® 10 và Cyclone® 10 LP — trước tiên hãy mua giấy phép trả phí từ Trung tâm hỗ trợ cấp phép FPGA.
Để bắt đầu với phiên bản miễn phí của Phần mềm Quartus® Prime Lite Edition hoặc để tải về phiên bản được cấp phép, hãy truy cập phần tải về Phần mềm Intel Quartus Prime.