Trung tâm hỗ trợ IP Giao diện kỹ thuật số nối tiếp II

Bạn sẽ tìm thấy thông tin về cách lập kế hoạch, lựa chọn, thiết kế, triển khai và xác minh các lõi IP Giao diện kỹ thuật số nối tiếp II cho các thiết bị Agilex™ 7 và Agilex™ 5, Stratix® 10 SoC, Arria® 10 SoC, Cyclone® 10 GX SoC, Cyclone® 10 LP SoC, Arria® V SoC Cyclone® V SoC. Ngoài ra còn có các hướng dẫn về cách đưa hệ thống của bạn lên và gỡ lỗi thiết kế IP Giao diện kỹ thuật số nối tiếp II.

Nhận hỗ trợ bổ sung cho Thiết kế giao thức giao diện FPGA Agilex™ 7 và Thiết kế giao thức giao diện FPGA Agilex™ 5, hành trình có hướng dẫn từng bước cho các quy trình phát triển tiêu chuẩn hiển thị các tài nguyên và tài liệu quan trọng chính.

Đối với các thiết bị khác, hãy tìm kiếm trong Bộ sưu tập Hỗ trợ Thiết bị và Sản phẩm.

1. Lựa chọn thiết bị và IP

Những tính năng nào được hỗ trợ trong IP FPGA SDI II?

• Bạn có thể tham khảo Hướng dẫn Sử dụng SDI II FPGA IP, phần 1. Tham chiếu nhanh Lõi IP SDI II

Tôi nên sử dụng dòng thiết bị FPGA nào?

• Bạn có thể tham khảo Hướng dẫn Sử dụng SDI II FPGA IP, mục 2.3. Mô tả chung

Sử dụng tài nguyên FPGA lõi IP SDI II FPGA là gì?

• Bạn có thể tham khảo Hướng dẫn Sử dụng SDI II FPGA IP, mục 2.4. Hiệu suất và Sử dụng Tài nguyên

2. Quy trình thiết kế và tích hợp IP

Tư liệu

• Hướng dẫn sử dụng Lõi IP
• Hướng dẫn Sử dụng IP FPGA SDI II

• Thiết bị Agilex™ 7
• Hướng dẫn Sử dụng Ví dụ Thiết kế IP FPGA F-Tile SDI II

• Thiết bị Agilex™ 5
  • Hướng dẫn sử dụng ví dụ thiết kế IP FPGA GTS SDI II

• Stratix® 10 thiết bị
• Hướng dẫn sử dụng Ví dụ thiết kế IP SDI II Stratix® 10 FPGA

• Arria® 10 thiết bị
• Hướng dẫn sử dụng Ví dụ thiết kế IP SDI II Arria® 10 FPGA

• Cyclone® 10 thiết bị GX
• Hướng dẫn sử dụng Ví dụ thiết kế IP SDI II Cyclone® 10 GX FPGA

• Ghi chú phát hành IP FPGA
• Ghi chú phát hành IP FPGA giao diện kỹ thuật số nối tiếp (SDI) II

Làm cách nào để tạo lõi IP FPGA SDI II?

• Tạo một dự án Quartus® Prime mới

• Khởi chạy Danh mục IP

• Tham số hóa lõi IP
  

Làm cách nào để tạo Ví dụ thiết kế SDI II FPGA IP?

Các liên kết dưới đây cung cấp hướng dẫn từng bước để tạo Ví dụ thiết kế IP SDI II FPGA từ phần mềm Quartus® Prime:

• Thiết bị Agilex™ 7
  • Tạo thiết kế

• Thiết bị Agilex™ 5
  • Tạo thiết kế

• Stratix® 10 thiết bị
  • Tạo thiết kế

• Arria® 10 thiết bị
  • Tạo thiết kế

• Cyclone® 10 thiết bị GX
  • Tạo thiết kế

Làm thế nào để biên dịch và kiểm tra thiết kế của tôi?

Đối với các thiết bị Agilex™, Stratix® 10, Arria® 10 và Cyclone® 10 GX, bạn có thể tìm thấy các bước để biên dịch và kiểm tra thiết kế IP FPGA SDI II của mình trong Hướng dẫn sử dụng Ví dụ thiết kế SDI II FPGA IP sau, trong phần "Biên dịch và kiểm tra thiết kế":

• Thiết bị Agilex™ 7
  • Biên dịch và thử nghiệm thiết kế trong phần cứng
• Thiết bị Agilex™ 5
  • Biên dịch và thử nghiệm thiết kế
• Stratix® 10 thiết bị
  • Biên dịch và thử nghiệm thiết kế
• Arria® 10 thiết bị
  • Biên dịch và thử nghiệm thiết kế
• Cyclone® 10 thiết bị GX
  • Biên dịch và thử nghiệm thiết kế

Làm cách nào để thực hiện mô phỏng chức năng SDI II FPGA IP?

Đối với các thiết bị Agilex™ F-tile, Stratix®, Arria® 10 và Cyclone® 10 GX, dưới đây là các bước để tạo mô phỏng chức năng SDI II FPGA IP:

• Bật tùy chọn mô phỏng trong Trình chỉnh sửa thông số IP FPGA SDI II và tạo Ví dụ thiết kế IP FPGA SDI II

• Thiết bị Agilex™ 7
  • Mô phỏng thiết kế
  • Testbench mô phỏng

• Thiết bị Agilex™ 5
  • Mô phỏng thiết kế
  • Testbench mô phỏng

• Stratix® 10 thiết bị
  • Mô phỏng thiết kế
  • Testbench mô phỏng

• Arria® 10 thiết bị
  • Mô phỏng thiết kế
  • Testbench mô phỏng

• Cyclone® 10 thiết bị GX
  • Mô phỏng thiết kế
  • Testbench mô phỏng

3. Thiết kế bo mạch và quản lý nguồn điện

Nguyên tắc kết nối chân cắm

• Thiết bị Agilex™ 7
• Nguyên tắc kết nối pin dòng thiết bị Agilex™ 7
• Thiết bị Agilex™ 5
  • Hướng dẫn kết nối chân cắm: Agilex™ 5 FPGAs và SoC
• Stratix® 10 thiết bị
• Stratix® 10 Nguyên tắc kết nối pin dòng thiết bị
• Arria® 10 thiết bị
• Arria® Nguyên tắc kết nối pin dòng thiết bị 10 GX, GT và SX
• Cyclone® 10 thiết bị GX
• Nguyên tắc kết nối pin dòng thiết bị Cyclone® 10 GX

Xem xét sơ đồ

• Thiết bị Agilex™ 7
• Bảng tính đánh giá sơ đồ thiết bị Agilex™ 7

• Thiết bị Agilex™ 5
  • Bảng tính đánh giá sơ đồ thiết bị Agilex™ 5

• Stratix® 10 thiết bị
• Stratix® Bảng tính đánh giá sơ đồ 10 GX, MX và SX
• Hướng dẫn sử dụng Bộ phát triển FPGA Stratix® 10 GX
• Stratix® Hướng dẫn Sử dụng Bộ phát triển SoC 10 SX
• Arria® 10 thiết bị
• Arria® Bảng tính đánh giá sơ đồ 10 GX, GT và SX
• Arria® Người dùng bộ phát triển 10 FPGA
• Hướng dẫn sử dụng Bộ phát triển SoC Arria® 10
• Thiết bị Cyclone® GX 10
• Cyclone® Bảng tính đánh giá sơ đồ 10 GX
• Hướng dẫn sử dụng Bộ phát triển FPGA Cyclone® 10 GX

Quản lý năng lượng

• Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 7
• AN 910: Hướng dẫn thiết kế mạng phân phối điện Agilex™ 7
• Hướng dẫn sử dụng Quản lý năng lượng Agilex™ 5
• AN 692: Cân nhắc trình tự nguồn điện cho Agilex™ 7 Stratix® 10 Arria® 10 và Cyclone® 10 GX và Thiết bị
• Công cụ ước tính công suất sớm cho Hướng dẫn sử dụng Stratix® 10 FPGAs
• Stratix® 10 Hướng dẫn Sử dụng Quản lý Nguồn điện
• Công cụ ước tính điện năng sớm cho Hướng dẫn sử dụng Arria® 10 FPGAs
• AN 711: Tính năng giảm năng lượng trong Arria® 10 thiết bị
• Công cụ ước tính công suất sớm cho Hướng dẫn sử dụng FPGAs Cyclone® 10 GX
• Công cụ ước tính công suất sớm (EPE) và Bộ phân tích điện năng
• AN 750: Sử dụng công cụ PDN FPGA để tối ưu hóa thiết kế mạng phân phối điện của bạn
• Hướng dẫn sử dụng Công cụ Mạng Phân phối Điện (PDN) 2.0 dành riêng cho thiết bị
• AN 721: Tạo cây năng lượng FPGA
• Hướng dẫn sử dụng Quartus® Prime Pro Edition: Phân tích và tối ưu hóa điện năng
• Hướng dẫn sử dụng Máy Tính Nhiệt và Công Suất FPGA

Quản lý nhiệt điện

• Thiết bị Agilex™ 7
  • AN 944: Mô hình nhiệt cho Agilex™ 7 FPGAs với Máy tính công suất và nhiệt FPGA
• Thiết bị Agilex™ 5
  • Hướng dẫn sử dụng thiết kế nhiệt: Agilex™ 5 FPGAs và SoC
• Stratix® 10 thiết bị
• AN 787: Stratix® 10 Mô hình hóa và Quản lý Nhiệt với Bộ ước tính Công suất Sớm
• AN 943: Mô hình nhiệt cho Stratix® 10 FPGAs với Máy tính Nhiệt và Công suất FPGA

Trình tự nguồn điện

• Các thiết bị Agilex™ 7, Stratix® 10, Arria® 10 và Cyclone® 10 GX
• AN 692: Cân nhắc trình tự nguồn điện cho các thiết bị Agilex™ 7, Stratix® 10, Arria® 10 và Cyclone® 10 GX

Bộ công cụ phát triển

• Các bộ công cụ phát triển sau đây có sẵn cho Lõi IP SDI II:
• Stratix® Bộ phát triển toàn vẹn tín hiệu 10 GX
• Bộ phát triển toàn vẹn tín hiệu Stratix® 10 TX
• Arria® Bộ phát triển toàn vẹn tín hiệu bộ thu phát 10 GX
• Bộ phát triển FPGA Cyclone® 10 GX
• Bộ phát triển toàn vẹn tín hiệu bộ thu phát Stratix® V GT
• Bộ phát triển FPGA Arria® V GX
• Bộ phát triển FPGA Cyclone® V GT

4. Ví dụ thiết kế

• Arria® 10 Thiết bị
  • Arria® 10 - Thiết bị GX Truyền qua SDI II đa tốc độ bằng cách sử dụng thiết kế tham chiếu đường ống xử lý video và hình ảnh
  • Arria® 10 - SDI II đa tốc độ (lên đến 12G-SDI) với thiết kế tham chiếu VCXO ngoài
  • Arria® 10 - Thiết kế tham chiếu loại bỏ VCXO SDI II ba tốc độ
    • AN 746: Thiết kế tham chiếu ba tốc độ SDI II cho Arria® 10 thiết bị
  • Thiết kế tham chiếu âm thanh Arria® 10 - 12G-SDI
• Thiết bị Cyclone® 10 GX
  • Cyclone® 10 GX - AN848: Triển khai SDI II ba tốc độ với Thiết kế tham chiếu thẻ con Nextera FMC

5. Gỡ lỗi

Các câu hỏi thường gặp

Để biết thêm thông tin, hãy tìm kiếm các tài nguyên sau: Tài liệu, Khóa đào tạo, Video, Ví dụ thiết kế và Cơ sở kiến thức.

Đường liên kết có liên quan

• FPGAs cho các giải pháp phát thanh truyền hình và Pro AV
• Lõi IP FPGA SDI II
• Sách trắng Video SDI 3 Gbps (SMPTE 424M)
• SMPTE.org