Giới thiệu
Bộ Phát triển
| Lõi IP | Phân loại Lõi IP |
|---|---|
| Top level generated instrumentation fabric | Debug & Performance |
| Altera Arria 10 XCVR Reset Sequencer | Other |
| Nios II Gen2 Processor | NiosII |
| Nios II Gen2 Processor Unit | NiosII |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Arria 10 External Memory Interfaces | ExternalMemoryInterfaces |
| EMIF Core Component for 20nm Families | ExternalMemoryInterfaces |
| EMIF Error Correction Code (ECC) Component | Internal Components |
| EMIF Error Correction Code (ECC) Component for Arria 10 | Internal Components |
| Arria 10 External Memory Interfaces Debug Component | ExternalMemoryInterfaces |
| alt_mem_if JTAG to Avalon Master Bridge | BridgesAndAdaptors |
| Avalon-ST JTAG Interface | QsysInterconnect |
| Avalon-ST Packets to Bytes Converter | QsysInterconnect |
| Avalon-ST Channel Adapter | QsysInterconnect |
| Avalon Packets to Transaction Converter | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Reset Controller | QsysInterconnect |
| Avalon-ST Bytes to Packets Converter | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-MM Pipeline Bridge | QsysInterconnect |
| JTAG UART | ConfigurationProgramming |
| System ID Peripheral | Other |
| Clocked Video Input II (4K Ready) | AudioVideo |
| Video and Image Processing Suite | Other |
| Clocked Video Output II (4K Ready) | AudioVideo |
| Video Input Bridge | AudioVideo |
| alt_vip_cvo_core | AudioVideo |
| Switch II (4K Ready) | Video and Image Processing |
| Frame Buffer II (4K Ready) | AudioVideo |
| Interval Timer | Peripherals |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| IRQ Mapper | QsysInterconnect |
| IRQ Clock Crosser | QsysInterconnect |
| ALTCLKCTRL | ClocksPLLsResets |
| Arria 10 Transceiver Native PHY | TransceiverPHY |
| Transceiver PHY Reset Controller | TransceiverPHY |
| SDI II | TransceiverPHY |
| Arria 10 FPLL | ClocksPLLsResets |
| Altera IOPLL | ClocksPLLsResets |
Mô tả chi tiết
Chuẩn bị mẫu thiết kế trong GUI phần mềm Quartus Prime (phiên bản 14.1 trở lên)
Lưu ý: Sau khi tải xuống ví dụ thiết kế, bạn phải chuẩn bị mẫu thiết kế. Tệp bạn đã tải xuống có dạng tệp <project>.par chứa phiên bản nén của tệp thiết kế của bạn (tương tự như tệp .qar) và siêu dữ liệu mô tả dự án. Sự kết hợp của thông tin này là những gì tạo thành một tệp <project>.par. Trong bản phát hành 16.0 hoặc mới hơn, bạn chỉ cần nhấp đúp vào tệp <project>.par và Quartus sẽ khởi chạy dự án đó.
Phương tiện thứ hai để hiển thị mẫu dự án là thông qua Trình hướng dẫn dự án mới (Tệp -> Trình hướng dẫn dự án mới). Sau khi nhập tên dự án và thư mục trên bảng điều khiển đầu tiên, bảng điều khiển thứ hai sẽ yêu cầu bạn chỉ định một dự án hoặc mẫu dự án trống. Chọn mẫu dự án. Bạn sẽ thấy danh sách các dự án Mẫu thiết kế mà bạn đã tải trước đó cũng như các "Thiết kế sơ đồ chân đường cơ sở" khác nhau có chứa sơ đồ chân và cài đặt cho nhiều bộ công cụ phát triển khác nhau. Nếu bạn không thấy mẫu thiết kế của mình trong danh sách, hãy nhấp vào liên kết cho biết cài đặt Mẫu thiết kế được khoanh tròn bên dưới:
Duyệt đến tệp <project>.par bạn đã tải xuống, nhấp vào tiếp theo, tiếp theo là Kết thúc và mẫu thiết kế của bạn sẽ được cài đặt và hiển thị trong ngăn Trình điều hướng Dự án trong Quartus.
Lưu ý: Khi một thiết kế được lưu trữ trong Cửa hàng Thiết kế dưới dạng mẫu thiết kế, nó đã được kiểm tra hồi quy trước đó đối với phiên bản phần mềm Quartus đã nêu. Hồi quy đảm bảo mẫu thiết kế vượt qua các bước phân tích/tổng hợp/lắp ráp/lắp ráp trong quy trình thiết kế Quartus.
Chuẩn bị mẫu thiết kế trong dòng lệnh phần mềm Quartus Prime
Tại dòng lệnh, gõ lệnh sau:
quartus_sh --platform_install -package <thư mục dự án>/<project>.par
Sau khi quá trình hoàn tất, hãy nhập:
quartus_sh --platform -name <dự án>
Lưu ý:
* Phiên bản ACDS: 19.2.0 Pro