Trung tâm hỗ trợ lập trình

Trung tâm lập trình cung cấp giải thích về các giải pháp lập trình cho Intel® FPGA MAX® II, MAX® 3000A, MAX® 7000 và Thiết bị cấu hình.

Công cụ lập trình

Bộ điều hợp và cáp tải xuống

FPGA thiết bị có thể được lập trình bằng các công cụ lập trình Intel FPGA và cáp tải xuống.

Kiểm tra trong mạch

Máy kiểm tra trong mạch được sử dụng rộng rãi cho các thử nghiệm sản xuất và đo lường các hệ thống PCB.

Công cụ quét biên

Bạn có thể sử dụng các công cụ quét biên để lập trình và xác minh các thiết bị logic có thể lập trình được (PLD) hỗ trợ khả năng lập trình trong hệ thống (ISP) sử dụng bộ điều khiển Tiêu chuẩn IEEE 1149.1.

Lập trình viên bên thứ ba

Các nhà cung cấp bên thứ ba cung cấp hỗ trợ lập trình MAX các thiết bị 3000A.

Lập trình IEEE 1532

Các nhà cung cấp bên thứ ba cung cấp hỗ trợ lập trình cho các thiết bị cấu hình.

Mứt STAPL

Ngôn ngữ lập trình và kiểm tra tiêu chuẩn Jam (STAPL) được tạo ra bởi các kỹ sư Intel® FPGA và được hỗ trợ bởi một tập đoàn các nhà sản xuất thiết bị logic lập trình (PLD), nhà sản xuất thiết bị lập trình và nhà sản xuất thiết bị thử nghiệm. Jam STAPL đã được thông qua như là tiêu chuẩn JEDEC JESD-71 vào tháng Tám, 1999.

Tệp Pin-Out

Thiết bị cấu hình

Các dòng sản phẩm thiết bị cấu hình EPC và EPCS đã ngừng sản xuất. Vui lòng tham khảo PDN 1708 để biết thêm chi tiết.

Intel® FPGA thiết bị cấu hình nâng cao (EPC16, EPC8 và EPC4) và thiết bị cấu hình nối tiếp (EPCS4, EPCS1, EPCS16 và EPCS64) cung cấp giải pháp cấu hình tiết kiệm chi phí cho tất cả Intel® FPGA. Các thiết bị cấu hình nâng cao và nối tiếp có các phương pháp lập trình khác nhau như được mô tả bên dưới.

Phương pháp lập trình thiết bị cấu hình nâng cao

Intel® FPGA các thiết bị cấu hình nâng cao (EPC16, EPC8 và EPC4) và thiết bị cấu hình nối tiếp (EPCS4, EPCS1, EPCS16 và EPCS64) cung cấp giải pháp cấu hình tiết kiệm chi phí cho tất cả FPGAs Intel®. Các thiết bị cấu hình nâng cao và nối tiếp có các phương pháp lập trình khác nhau như được mô tả bên dưới.

Các thiết bị cấu hình nâng cao (EPC) có thể được lập trình trong hệ thống thông qua giao diện Tiêu chuẩn IEEE 1149.1 (JTAG) 4 chân tiêu chuẩn ngành.

Phương pháp lập trình thiết bị cấu hình nối tiếp

Các thiết bị cấu hình nối tiếp (EPCS) không hỗ trợ giao diện JTAG, phương pháp thông thường để lập trình các thiết bị này là thông qua giao diện lập trình nối tiếp hoạt động (AS). Các thiết bị EPCS có thể được lập trình bằng các phương pháp sau:

Lập trình trong hệ thống sử dụng bộ vi xử lý bên ngoài

  • Các thiết bị EPCS có thể được lập trình trong hệ thống bởi bộ vi xử lý bên ngoài sử dụng SRunner. SRunner là một trình điều khiển phần mềm được phát triển để lập trình thiết bị cấu hình nối tiếp nhúng mà các nhà thiết kế có thể tùy chỉnh để phù hợp với các hệ thống nhúng khác nhau.

Lập trình trong hệ thống sử dụng Serial Flash Loader

MAX® 3000 thiết bị

Tài liệu

Cơ sở tri thức

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.