JESD204 FPGA IP

Ủy ban JEDEC đã tạo ra tiêu chuẩn giao diện nối tiếp chuyển đổi dữ liệu JESD204 để chuẩn hóa và giảm số lượng dữ liệu đầu vào / đầu ra giữa các bộ chuyển đổi dữ liệu tốc độ cao và các thiết bị khác, chẳng hạn như FPGAs. Giao thức có nhiều ưu điểm, chẳng hạn như bố cục đơn giản hóa, quản lý độ lệch và độ trễ xác định.

Sơ đồ truyền dữ liệu tích hợp JESD204B/C

Đã được xác minh trước và tuân thủ JEDEC

Altera cung cấp các IP JESD204C và JESD204B được xác minh trước, giúp các nhà thiết kế tiết kiệm đáng kể thời gian phát triển so với việc phát triển IP từ đầu.

Các IP tuân thủ các thông số kỹ thuật của JEDEC, điều này rất quan trọng để đảm bảo khả năng tương tác và độ tin cậy trong các ứng dụng dữ liệu tốc độ cao.

Giao thức IP Tính năng Agilex ™ 7 FPGA (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 Thiết bị Agilex™ 5 FPGA chuỗi E (GTS) B Thiết bị Agilex™ 5 FPGA Chuỗi E (GTS) A Agilex™ 5 FPGA Dòng D (GTS)
JESD204C Tốc độ dữ liệu 28,9 Gb / giây 32,44032 Gb / giây 17,16 Gb / giây 28,1 Gb / giây
Số làn 1-16 lần 1-8 lần
HÔNG/SIP IP cứng (HIP) IP mềm (SIP)
Chế độ dữ liệu

Đơn giản (chỉ có TX, chỉ RX)

Duplex (TX/RX- PHY chia sẻ, cùng tốc độ dữ liệu)

Đơn giản (chỉ có TX, chỉ RX)

Duplex (TX/RX- PHY chia sẻ, cùng tốc độ dữ liệu)

Đơn giản kép (TX / RX - PHY độc lập, tốc độ dữ liệu khác nhau)
JESD204B Tốc độ dữ liệu 19,2 Gb / giây 20 Gbps 17,16 Gb / giây 19,2 Gb / giây 19,2 Gb / giây
Số làn 1-8 lần 1-8 lần
HÔNG/SIP MAC+PHY - IP cứng (HIP)
TL- IP mềm (SIP)		 IP mềm (SIP)
Chế độ dữ liệu

Đơn giản (chỉ có TX, chỉ RX)

Duplex (TX/RX- PHY chia sẻ, cùng tốc độ dữ liệu)

Đơn giản (chỉ có TX, chỉ RX)

Duplex (TX/RX- PHY chia sẻ, cùng tốc độ dữ liệu)

Đơn giản kép (TX / RX - PHY độc lập, tốc độ dữ liệu khác nhau)
Lưu ý: Để biết thông tin IP chi tiết, hãy xem hướng dẫn sử dụng IP tương ứng trong phần tài liệu.
Xem tất cả Hiện ít hơn
Giao thức IP Agilex ™ 7 FPGA (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)
JESD204C AN 960: Báo cáo khả năng tương tác với ADI AD9081 MxFE* ADC AN 876: Báo cáo khả năng tương tác với ADI AD9081 Mx FE* ADC

AN 976: Báo cáo khả năng tương tác với ADI AD9081 MxFE * DAC
Xem tất cả Hiện ít hơn
Giao thức IP Agilex ™ 7 FPGA (E-Tile)

FPGA Agilex ™ 7 (F-Tile)

FPGA Agilex™ 9 (F-Tile)

 FPGA Agilex™ 5 (GTS)
JESD204C Sử dụng IP E-Tile JESD204C FPGA Hướng dẫn Sử dụng IP F-Tile JESD204C FPGA Hướng dẫn sử dụng GTS JESD204C FPGA IP
Hướng dẫn sử dụng Ví dụ thiết kếE-Tile JESD204C Agilex Hướng dẫn Sử dụng Ví dụ Thiết kế F-Tile JESD204C FPGA IP Hướng dẫn sử dụng Ví dụ thiết kế GTS JESD204C FPGA IP
Ghi chú phát hành E-Tile JESD204C FPGA IP Ghi chú phát hành IP F-Tile JESD204C FPGA Ghi chú phát hành GT S JESD204C FPGA IP
JESD204B Hướng dẫn Sử dụng IP E-Tile JESD204B FPGA Hướng dẫn Sử dụng IP F-Tile JESD204B FPGA
Hướng dẫn sử dụng Ví dụ thiết kế E-Tile JESD204B Agilex 7 Hướng dẫn Sử dụng Ví dụ Thiết kế F-Tile JESD204B FPGA IP
Ghi chú Phát hành IP E-Tile JESD204B FPGA Ghi chú phát hành IP F-Tile JESD204B FPGA
Xem tất cả Hiện ít hơn

Liên kết có liên quan

Mã đặt hàng và giá

Sau khi mua giấy phép cho Bộ IP FPGA JESD204, bạn có thể lấy và quản lý giấy phép thông qua Trung tâm Cấp phép Tự phục vụ.

Để biết thêm thông tin, hãy truy cập Trung tâm hỗ trợ cấp phép

IP Mã đặt hàng Chính Gia hạn
Bộ IP FPGA JESD204
 Chính: IPS-JESD204
Gia hạn: IPSR-JESD204

Digikey

Mouser

Mũi tên

Digikey

Mouser
Lưu ý: Việc mua và gia hạn JESD204 FPGA IP Suite sẽ bao gồm các giấy phép IP sau: IP-JESD204C, IP-JESD204C-FTILE, IP-JESD204B, IP-JESD204B-FTILE
Xem tất cả Hiện ít hơn

Thông tin khác

Tìm IP

Hãy tìm lõi Sở hữu trí tuệ FPGA Altera® phù hợp với nhu cầu của bạn.

Hỗ Trợ Kỹ Thuật

Để được hỗ trợ kỹ thuật về lõi IP này, vui lòng truy cập Tài nguyên hỗ trợ hoặc Hỗ Trợ Cao Cấp Intel®. Bạn cũng có thể tìm kiếm các chủ đề liên quan đến chức năng này trong Trung tâm Kiến thức và Cộng đồng.

Đánh giá IP và Đặt hàng

Chế độ đánh giá và thông tin đặt hàng cho lõi Sở hữu trí tuệ FPGA Altera®.

Bộ công cụ Cơ bản IP

Miễn phí giấy phép Lõi IP FPGA Altera® nếu bạn sở hữu giấy phép đang hoạt động của Phần mềm Quartus® Prime Phiên bản Standard hoặc Pro.

Ví dụ thiết kế

Tải xuống ví dụ thiết kế và thiết kế tham chiếu của các thiết bị FPGA Altera®.

Liên hệ với nhân viên kinh doanh

Hãy liên hệ với nhân viên kinh doanh để trao đổi các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Altera® của bạn.

So sánh sản phẩm