FPGA Arria® V và FPGA SoC
Dòng FPGA Arria® V cung cấp băng thông cao nhất và mang lại tổng công suất thấp nhất cho các ứng dụng tầm trung, chẳng hạn như đơn vị vô tuyến từ xa, thẻ đường dây 10G/40G và thiết bị phòng thu phát sóng. Có năm biến thể được nhắm mục tiêu, bao gồm các biến thể SoC với hệ thống bộ xử lý cứng (HPS) ARM* Cortex*-A9 lõi kép để đáp ứng tốt nhất nhu cầu về hiệu năng, điện năng và tích hợp của bạn.
Xem thêm: Phần mềm Thiết kế FPGA, Cửa hàng Thiết kế, Tải về, Cộng đồng, và Hỗ trợ
FPGA Arria® V và FPGA SoC
Những thay đổi trong dòng
Tính năng | FPGA Arria® V GZ | FPGA Arria® V GT | FPGA Arria® V GX | SoC Arria® V ST | SoC Arria® V SX |
---|---|---|---|---|---|
ALM (K) | 170 | 190 | 190 | 174 | 174 |
DSP có độ chính xác biến thiên | 1.139 | 1.156 | 1.156 | 1.068 | 1.068 |
Khối M20K | 1.700 | - | - | - | - |
Khối M10K | - | 2.414 | 2.414 | 2.282 | 2.282 |
Tốc độ giao diện bộ nhớ DDR3 | 800 MHz | 667 MHz | 667 MHz | 667 MHz | 667 MHz |
Bộ điều khiển bộ nhớ cứng | - | 4 | 4 | 4 | 4 |
Bộ thu phát (Gbps) | 12,5 Gbps | 10,3125 | 6,5536 | 10,3125 | 6,5536 |
Khối IP cứng thế hệ thứ 3/2/1 PCI Express® (PCIe*) | 1 | - | - | - | - |
Khối IP cứng PCIe* thế hệ thứ 2/1 | - | 2 | 2 | 2 | 2 |
Bảo mật thiết kế | x | x | x | x | x |
Giảm thiểu sự kiện rối loạn đơn lẻ (SEU) | x | x | x | x | x |
Kiến trúc Arria® V
Bộ thu phát linh hoạt
Cho dù bạn cần một vài kênh bộ thu phát hay lên đến 36 kênh thì FPGA Arria® V cung cấp các giải pháp bộ thu phát để đáp ứng các yêu cầu về hiệu năng và năng lượng của bạn để cung cấp chính xác những gì bạn cần để thành công. Xung nhịp linh hoạt, tính toàn vẹn tín hiệu (SI) vượt trội, bộ thu phát điện năng thấp nhất và số lượng bộ thu phát cao nhất chỉ là một số ít trong số các cách mà FPGA Arria® V đã được thiết kế cho các ứng dụng băng thông cao, nhạy cảm với điện năng.
Mỗi bộ thu phát FPGA Arria® V bao gồm Đính kèm phương tiện vật lý, Lớp con mã hóa vật lý và các khối IP cứng với tính linh hoạt bổ sung về xung nhịp và các kênh độc lập hơn. Mỗi kênh có PMA và PCS đầy đủ cùng với CDR PLL analog nhận độc lập, chuyên dụng. Để giúp các nhà thiết kế dễ dàng đáp ứng tốc độ thu phát lên đến 12,5 Gbps, điều khiển lên đến 40" bảng nối đa năng và triển khai PCIe* thế hệ thứ 3, Arria® V GZ chứa một số tính năng bổ sung.
*Lưu ý: Arria® V GX và GT không có Adaptive LinearEQ, EyeQ, PCIe* thế hệ thứ 3 và IP cứng chọn lọc mà Arria® V GZ có.
Được tối ưu hóa cho điện năng thấp và chi phí hệ thống thấp
- Một kênh 10,3125 Gbps sẽ tiêu thụ < 165 mW điện năng.
- Một kênh 12,5 Gbps sẽ tiêu thụ < 200 mW điện năng.
Tính năng | Arria® V GZ | Arria® V GT | Arria® V GX |
---|---|---|---|
Số lượng bộ thu phát tối đa | 36 | 36 | 36 |
Bộ thu phát có khả năng bảng nối đa năng 12,5 Gbps | x | - | - |
Bộ thu phát 10,3125 Gbps cho các ứng dụng SFF-8431 | x | x | - |
Bộ thu phát có khả năng bảng nối đa năng 6,375 | x | x | x |
Cân bằng tuyến tính thời gian liên tục – Cân bằng tuyến tính 4 giai đoạn bộ thu phát | x | - | - |
Cân bằng phản hồi quyết định – Bộ cân bằng kỹ thuật số 5 chạm bộ thu phát | x | - | - |
Cân bằng thích ứng – Tự động điều chỉnh cân bằng | x | - | - |
Bộ cân bằng tuyến tính | - | x | x |
Cân bằng truyền dữ liệu tăng cường trước (4 Chạm) | x | - | - |
Cân bằng truyền dữ liệu tăng cường trước (3 Chạm) | - | x | x |
PLL truyền bộ dao động vòng | x | x | x |
PLL bộ dao động LC | x | - | - |
Công cụ trên chip trần (kiểm soát mắt thu dữ liệu EyeQ) | x | - | - |
Khối DSP có độ chính xác biến thiên
Để đáp ứng nhu cầu xử lý tín hiệu có độ chính xác cao hơn, chúng tôi đã phát triển khối xử lý tín hiệu kỹ thuật số (DSP) có độ chính xác biến thiên đầu tiên trong ngành. Khối tích hợp này, một phần của Stratix® V, Arria® V và danh mục sản phẩm DSP 28 nm FPGA Cyclone® V, cho phép lập cấu hình mỗi khối tại thời điểm biên dịch trong chế độ 18 bit hoặc trong chế độ chính xác cao.
Với khối DSP có độ chính xác biến thiên, trên cơ sở từng khối, các FPGA Arria® V và Cyclone® V hỗ trợ nhiều độ chính xác khác nhau, từ 9 bit x 9 bit đến dấu phẩy động có độ chính xác đơn (phép nhân phần định trị) trong một khối DSP. Điều này giải phóng bạn khỏi các hạn chế về kiến trúc FPGA, cho phép bạn sử dụng độ chính xác tối ưu ở mỗi giai đoạn của đường dữ liệu DSP. Bạn cũng sẽ được hưởng lợi từ việc tăng hiệu năng hệ thống, giảm tiêu thụ điện năng và giảm các ràng buộc về kiến trúc.
Khối DSP có độ chính xác biến thiên trong các FPGA Arria® V và Cyclone® V được tối ưu hóa để cung cấp các cải tiến sau:
- 108 đầu vào, 74 đầu ra.
- Chế độ nhân 18x19, cho phép bộ bổ sung trước sử dụng hai đầu vào 18 bit.
- Bộ tích lũy thứ hai tùy chọn (thanh ghi phản hồi) để lọc nối tiếp phức tạp.
- Nhân tử độc lập 18x19 kép.
- Không hạn chế việc sử dụng bộ bổ sung trước cứng và hệ số bên ngoài ở chế độ 18 bit.
Khoảng độ chính xác của nhân tử FPGA Cyclone® V và Arria® V trong các chế độ đơn và đa khối
Nhân tử FPGA Cyclone® V và Arria® V trong chế độ đơn khối
Số lượng nhân tử | Độ chính xác của nhân tử |
---|---|
Ba nhân tử độc lập | 9x9 |
Hai nhân tử trong chế độ tổng hợp | 18x19 |
Hai nhân tử độc lập | 18x19 |
Một nhân tử không đối xứng độc lập | 18x36 (yêu cầu thêm logic bên ngoài khối DSP) |
Một nhân tử có độ chính xác cao độc lập | 27x27 |
Nhân tử FPGA Cyclone® V và Arria® V trong chế độ đa khối
Loại nhân tử | Số lượng khối cần thiết |
---|---|
Một nhân tử 36x36 độc lập | 2 (yêu cầu thêm logic bên ngoài khối DSP) |
Một nhân tử 54x54 độc lập | 4 (yêu cầu thêm logic bên ngoài khối DSP) |
Một nhân tử phức tạp 18x18 | 2 |
Một nhân tử phức tạp 18x25 | 4 (yêu cầu thêm logic bên ngoài khối DSP) |
Một nhân tử phức tạp 18x36 | 4 (yêu cầu thêm logic bên ngoài khối DSP) |
Một nhân tử phức tạp 27x27 | 4 |
Bus Cascade
Tất cả các chế độ đều có bộ tích lũy 64 bit và mỗi khối DSP có độ chính xác thay đổitùy biến đi kèm với bus xếp tầng 64 bit cho phép thực hiện xử lý tín hiệu có độ chính xác cao hơn bằng cách xếp tầng nhiều khối bằng bus chuyên dụng.
Kiến trúc DSP có độ chính xác tùy biến duy trì khả năng tương thích ngược. Nó có thể hỗ trợ hiệu quả các ứng dụng DSP 18-bit hiện có, chẳng hạn như xử lý video độ nét cao, chuyển đổi kỹ thuật số lên hoặc xuống và lọc nhiều tỷ lệ.
Hệ thống bộ xử lý cứng FPGA SoC
Intel® SoC FPGA tích hợp hệ thống bộ xử lý cứng dựa trên ARM* (HPS) bao gồm bộ xử lý, thiết bị ngoại vi và giao diện bộ nhớ với kết cấu FPGA sử dụng đường trục kết nối băng thông cao. FPGA SoC Arria® V giảm điện năng hệ thống, chi phí hệ thống và không gian bo mạch trong khi tăng hiệu suất hệ thống bằng cách tích hợp bộ xử lý rời, FPGA và các chức năng xử lý tín hiệu kỹ thuật số (DSP) vào một hệ thống trên một chip (SoC) dựa trên ARM* duy nhất, người dùng có thể tùy chỉnh. SoC cung cấp sự kết hợp tối ưu của tài sản trí tuệ (IP) cứng để cung cấp hiệu năng và tiết kiệm điện năng, với tính linh hoạt của logic có thể lập trình được.
Tính năng HPS
- Mỗi lõi bộ xử lý bao gồm:
- 32 KB bộ nhớ đệm hướng dẫn L1, 32 KB bộ nhớ đệm dữ liệu L1
- Đơn vị dấu phẩy động có chính xác đơn và kép và công cụ phương tiện truyền thông NEONTM
- Công nghệ gỡ lỗi và theo dõi CoreSightTM
- 512 KB bộ nhớ đệm L2 được chia sẻ có hỗ trợ mã sửa lỗi tùy chọn (ECC)
- 64 KB RAM dùng tạm có hỗ trợ ECC
- Bộ điều khiển SDRAM đa cổng có hỗ trợ cho DDR2, DDR3, và LPDDR2 cũng như hỗ trợ ECC tùy chọn
- Bộ điều khiển truy cập bộ nhớ trực tiếp (DMA) 8 kênh
- Bộ điều khiển flash QSPI
- Bộ điều khiển flash NAND với DMA
- Bộ điều khiển SD/SDIO/MMC với DMA
- 2x kiểm soát truy cập phương tiện (MAC) Ethernet 10/100/1000 với DMA
- 2x bộ điều khiển USB On-The-Go (OTG) với DMA
- 4x bộ điều khiển I2C
- 2x UART
- 2x thiết bị ngoại vi chính giao diện ngoại vi nối tiếp (SPI), 2x thiết bị ngoại vi SPI phụ
- Lên đến 134 I/O mục đích chung (GPIO)
- 7x bộ đếm thời gian mục đích chung
- 4x bộ đếm thời gian watchdog
Đường trục kết nối HPS đến FPGA băng thông cao
Mặc dù HPS và FPGA có thể hoạt động độc lập, nhưng chúng được kết hợp chặt chẽ qua kết nối hệ thống băng thông cao được xây dựng từ các cầu nối bus ARM* AMBA* AXI hiệu năng cao. Các bus chính IP trong kết cấu FPGA có quyền truy cập vào các bus phụ HPS qua kết nối FPGA đến HPS. Tương tự, các bus chính HPS có quyền truy cập vào các bus phụ trong kết cấu FPGA qua cầu nối HPS đến FPGA. Cả hai cầu nối đều tuân thủ AMBA AXI-3 và hỗ trợ các giao dịch đọc và ghi đồng thời. Một cầu nối HPS đến FPGA nhẹ 32-bit bổ sung cung cấp giao diện có độ trễ thấp giữa HPS và thiết bị ngoại vi trong kết cấu FPGA. Tối đa sáu FPGA chính có thể chia sẻ bộ điều khiển SDRAM HPS với bộ xử lý. Ngoài ra, bộ xử lý có thể được sử dụng để định cấu hình kết cấu FPGA dưới sự điều khiển của chương trình qua cổng cấu hình 32 bit chuyên dụng.
- HPS đến FPGA: giao diện AMBA AXI 32, 64, hoặc 128 bit có thể cấu hình được tối ưu hóa cho băng thông cao
- FPGA đến HPS: giao diện AMBA AXI 32, 64, hoặc 128 bit có thể cấu hình được tối ưu hóa cho băng thông cao
- HPS đến FPGA nhẹ: giao diện AMBA AXI 32 bit được tối ưu hóa cho độ trễ thấp
- Bộ điều khiển SDRAM FPGA đến HPS: giao diện đa cổng có thể cấu hình với 6 cổng lệnh, 4x cổng dữ liệu đọc 64 bit và 4x cổng dữ liệu ghi 64 bit
- Trình quản lý cấu hình FPGA ~32 bit
Dòng FPGA Arria® V 28 nm cung cấp FPGA điện năng thấp nhất, băng thông cao nhất cho các ứng dụng tầm trung, chẳng hạn như đơn vị vô tuyến từ xa, thẻ đường dây 10G/40G, và bộ trộn trong phòng thu. Lựa chọn toàn diện năm biến thể thiết bị cho phép các nhà thiết kế lựa chọn một cách tối ưu một giải pháp đáp ứng các yêu cầu về giá cả, hiệu năng và hiệu quả của họ. Hãy xem các bảng bên dưới để biết tổng quan về các lựa chọn gói và dòng FPGA và SoC Arria® V.
Hỗ trợ nhiệt độ
Thiết bị | Bao bì | Cấp Tốc độ |
---|---|---|
Arria® V GZ | F780, F1152, F1517 | C3, C4, I3L, I4 |
Arria® V SX/GX/ST/GT | F672, F896, F1152, F1517 | C4, C5, C6, I3, I5 |
Thông tin khác
Khám phá thêm nội dung liên quan đến các thiết bị FPGA Altera® như bo mạch phát triển, tài sản trí tuệ, hỗ trợ và nhiều thông tin khác.
Tài nguyên hỗ trợ
Trung tâm tài nguyên dành cho các tùy chọn đào tạo, tài liệu, tải xuống, công cụ và hỗ trợ.
Bo mạch phát triển
Bắt đầu với FPGA của chúng tôi và tăng tốc thời gian tiếp thị của bạn với phần cứng và thiết kế được Altera xác thực.
Tài sản trí tuệ
Rút ngắn chu trình thiết kế của bạn với danh mục đa dạng các lõi IP được Altera xác thực và các thiết kế tham khảo.
Phần mềm thiết kế FPGA
Khám phá Phần mềm Quartus Prime và bộ công cụ nâng cao năng suất của chúng tôi để giúp bạn nhanh chóng hoàn thành các thiết kế phần cứng và phần mềm của mình.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh để trao đổi các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Altera® của bạn.
Địa điểm bán
Liên hệ Nhà phân phối được ủy quyền của Altera® ngay hôm nay.