Công cụ quét biên
Kiến trúc kiểm tra quét biên (BST) cung cấp khả năng kiểm tra hiệu quả các thành phần trên PCB với khoảng cách khách hàng tiềm năng chặt chẽ. Kiến trúc BST này có thể kiểm tra các kết nối chân mà không cần sử dụng đầu dò kiểm tra vật lý và thu thập dữ liệu chức năng trong khi thiết bị đang hoạt động bình thường. Các tế bào quét biên trong một thiết bị có thể ép tín hiệu vào chân hoặc thu thập dữ liệu từ tín hiệu chân hoặc logic lõi. Dữ liệu kiểm tra bắt buộc được chuyển tiếp vào các tế bào quét biên. Dữ liệu đã thu thập được chuyển đổi nối tiếp ra ngoài so với kết quả mong đợi.
Các công cụ quét biên có khả năng lập trình trong hệ thống (ISP) sử dụng bộ điều khiển IEEE Standard 1149.1 cho các thiết bị Intel® FPGA bao gồm MAX® II, MAX® 3000A, MAX® 7000AE và MAX® 7000B. Các thiết bị này cũng hỗ trợ lập trình IEEE 1532 sử dụng giao diện Cổng truy cập kiểm tra IEEE Standard 1149.1 (TAP).
Tài liệu liên quan
- AN 39: Kiểm tra quét biên IEEE 1149.1 (JTAG) trong các Intel FPGA thiết bị (PDF) ›
- Kiểm tra quét biên IEEE 1149.1 (JTAG) cho các thiết bị MAX II (PDF) chương của Sổ tay MAX II ›
Liên kết liên quan
Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.