Ví dụ thiết kế này trình bày cách thực hiện chia sẻ vòng lặp khóa pha bên ngoài (PLL) giữa bộ phát SPI-4.2 và lõi thu.
Trong trường hợp bình thường, việc chia sẻ PLL nội bộ cho máy phát SPI-4.2 và máy thu được tự động thực hiện bởi công cụ Tổng hợp Quartus® II trong quá trình biên dịch. Tuy nhiên, có những trường hợp đặc biệt trong đó chia sẻ PLL nội bộ không hoạt động. Ví dụ: Siêu chức năng SPI-4.2 ALTLVDS của thiết bị Stratix® IV GX ES không hỗ trợ chia sẻ PLL nội bộ do sự cố không phù hợp với DPA. Trong trường hợp này, một công việc xung quanh là sử dụng chia sẻ PLL bên ngoài để cho phép kết hợp PLL.
Để biết thêm thông tin về cách chia sẻ PLL nội bộ, hãy tham khảo Phụ lục B của hướng dẫn sử dụng chức năng POS-PHY Cấp 4 MegaCore (PDF).
Để biết thêm thông tin về sự cố không phù hợp DPA trong các thiết bị Stratix IV GX ES, hãy tham khảo bảng báo lỗi Stratix IV GX ES.
Ví dụ thiết kế này được tạo ra và xác thực bằng Cách sử dụng Quartus II 9.1.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®
Hình 1 cho thấy biểu đồ khối của kiến trúc mô phỏng chức năng
Hình 1. Kiến trúc mô phỏng chức năng chia sẻ PLL ngoài SPI-4.2.
Mô-đun thiết bị đang được thử nghiệm (DUT) bao gồm bộ phát SPI-4.2 và lõi thu, thiết bị merge_pll, bộ nguồn máy chủ 128 bit và thiết bị chìm tác nhân 128 bit. Nguồn máy chủ này sử dụng giao diện ™ ở Giao diện ™, truyền dữ liệu đến lõi máy phát SPI-4.2, trong khi phần chìm của tác nhân 128 bit nhận dữ liệu từ lõi máy thu SPI-4.2. Bộ merge_pll tạo ra đồng hồ nhanh, đồng hồ chậm và đồng hồ cho phép tín hiệu cho cả bộ phát và lõi thu SPI-4.2. Đơn vị này cũng tạo ra tín rxsys_clk mềm cho lõi thu SPI-4.2.
Các mô-đun bàn thử nghiệm bao gồm một nguồn máy chủ 128-bit giống hệt nhau cho lõi máy phát SPI-4.2 và mô-đun chìm tác nhân biến thể 64 bit cho lõi thu SPI-4.2. Lõi máy thu SPI-4.2 trong mô-đun bàn thử nghiệm sử dụng chiều rộng đường dẫn dữ liệu biến thể 64 bit. Cả bộ phát SPI-4.2 và lõi thu cho các mô-đun bàn thử nghiệm đều không sử dụng chia sẻ PLL bên ngoài. Trong triển khai phần cứng thực tế, chúng có thể được thay thế bằng bất kỳ thiết bị SPI-4.2 của bên thứ ba nào thực hiện cùng chức năng.
Hình 2 cho thấy báo cáo biên dịch của ví dụ thiết kế. Từ báo cáo, số PLLs được sử dụng là 1 trong 8.
Hình 2. Báo cáo biên dịch chia sẻ PLL ngoài SPI-4.2.
Hình 3 hiển thị báo cáo tóm tắt đồng hồ.
Hình 3. Báo cáo tóm tắt đồng hồ chia sẻ PLL ngoài SPI-4.2.
Liên kết liên quan
Để biết thêm thông tin liên quan đến giao thức và thông số kỹ thuật lõi SPI-4.2, hãy truy cập:
Để được giải thích chi tiết về cách thực hiện chia sẻ PLL bên ngoài giữa bộ phát SPI-4.2 và lõi nhận, hãy truy cập Cơ sở dữ liệu kiến thức của Intel: