Ví dụ này chứa hạt nhân bộ lọc xung xung hữu hạn (FIR) miền thời gian được tối ưu hóa dựa trên bộ tiêu chuẩn HPEC Challenge Benchmark. Bộ lọc FIR có thể được triển khai hiệu quả trên FPGA sử dụng thanh ghi dịch chuyển để tối đa hóa việc tái sử dụng dữ liệu. Ví dụ này trình bày cách mô tả hiệu quả bộ lọc FIR bằng Ngôn ngữ Điện toán Mở (OpenCLTM), là một phần của lớp ứng dụng sử dụng các cửa sổ trượt. Việc tính toán cụ thể được thực hiện trong ví dụ này là bộ lọc FIR tên miền dấu que dấu cắt có độ chính xác đơn phức tạp 128 lần.
Hiệu năng bộ lọc FIR
Tính năng
- Bộ đệm cửa sổ trượt 1D hiệu quả
- Nhân một mục công việc
- Hướng dẫn tối ưu hóa chi tiết (xem phần Tải xuống)
- Điểm chuẩn của bên thứ ba
Tải
Ví dụ thiết kế cung cấp mã nguồn cho thiết bị OpenCL (.cl) cũng như ứng dụng máy chủ. Để biên dịch ứng dụng máy chủ, gói Linux* bao gồm một Makefile và gói Windows bao gồm một dự án Microsoft Visual Studio 2010.
Các bản tải xuống sau được cung cấp cho ví dụ này:
- gói v17.1 x64 Linux (.tar.gz)
- gói v17.1 x64 windows (.zip)
- Hướng dẫn tối ưu hóa bộ lọc FIR miền thời gian (PDF)
Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của thỏa thuận cấp phép thiết kế tham chiếu phần cứng.
Yêu cầu phần mềm và phần cứng
Ví dụ thiết kế này yêu cầu các công cụ sau:
- Intel® FPGA mềm v17.1 hoặc mới hơn
- Intel FPGA SDK cho OpenCL™ v17.1 trở lên
- Trên Linux: GNU Make và gcc
- Trên Windows: Microsoft Visual Studio 2010
Để tải xuống các công cụ thiết kế của Intel, hãy truy cập trang tải xuống OpenCL. Các yêu cầu đối với hệ điều hành cơ bản giống như của Intel FPGA SDK cho OpenCL.
OpenCL và biểu trưng OpenCL là thương hiệu của Apple Inc. được sử dụng với sự cho phép của Khronos.
* Sản phẩm dựa trên Thông số kỹ thuật Khronos được công bố và đã thông qua Quy trình kiểm tra tuân thủ Khronos. Có thể tìm thấy trạng thái tuân thủ hiện tại tại www.khronos.org/conformance.