AN 706: Ánh xạ tín hiệu ngoại vi HPS IP vào Giao diện FPGA (PDF) giới thiệu cho bạn luồng thiết kế cần thiết để định tuyến một hệ thống bộ xử lý cứng (HPS) ngoại vi thông qua giao diện FPGA sử dụng phần mềm Qsys và Intel® Quartus® Prime hoặc Quartus® II. Lưu ý ứng dụng này bao gồm một hướng dẫn đơn giản để chứng minh cách lập bản đồ tín hiệu ngoại vi HPS EMAC và I2C với giao FPGA của bạn. Nó dựa trên Thiết kế Tham chiếu Phần cứng Vàng (GHRD) và cung cấp hướng dẫn từng bước về cách hoàn thành quy trình lập bản đồ.
Thiết kế được cung cấp cho các Bộ phát triển Intel® FPGA hành sau:
Hình 1. Biểu đồ khối ví dụ thiết kế.
Sử dụng ví dụ thiết kế này
Để chạy ví dụ này, tải xuống an706-design-files.zip và giải nén nó vào ổ cứng của bạn. Sau đó, làm theo hướng dẫn trong AN 706:Ánh xạ Tín hiệu ngoại vi HPS IP vào FPGA giao diện (PDF) .
Việc sử dụng thiết kế này được điều chỉnh và tuân theo các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel®.