Mô tả
Trong Phần mềm Quartus® Prime Pro Edition 24.3, khi định cấu hình FPGAs và SoC Agilex™ 5 FPGAs với EMIF cho thiết bị IP HPS và LPDDR4 được triển khai ở cấp độ kép (lựa chọn 2 chip), kênh đôi (tức là 4 khuôn mỗi khuôn có mật độ 16 Gbit), hiệu chuẩn có thể không thành công.
Độ phân giải
Vui lòng tải xuống Phần mềm Quartus® Prime Pro Edition 24.3 bản vá 0.11 để khắc phục. Sự cố này được lên kế hoạch để được khắc phục trong bản phát hành Phần mềm Quartus® Prime Pro Edition sau này.