Khi di chuyển Ví dụ thiết kế IP HDMI Arria® 10 FPGA từ Phiên bản Tiêu chuẩn Quartus® Prime trước đó vẫn sử dụng bộ xử lý Nios® II sang Quartus® Prime Standard Edition phiên bản 24.1, bạn có thể thấy lỗi sau trong quá trình biên dịch.
Lỗi: Cổng RST_N trên PLL không được kết nối đúng cách trên phiên bản hdmi_tx_top:u_hdmi_tx_top|pll_hdmi:u_iopll_tx|pll_hdmi_altera_iopll_241_5hi4oia:iopll_0|altera_iopll:altera_iopll_i|twentynm_iopll_ip:twentynm_pll|iopll_inst. Cổng đặt lại trên PLL phải được kết nối. Nếu PLL mất khóa vì bất kỳ lý do gì, bạn có thể cần phải đặt lại PLL theo cách thủ công để thiết lập lại khóa cho đồng hồ tham chiếu. Thông tin: Phải được kết nối
Bộ xử lý Nios® II không còn được bao gồm trong Quartus® Prime Standard Edition phiên bản 24.1; Nó đã bị ngưng.
Để giải quyết vấn đề này, vui lòng cập nhật thiết kế để sử dụng Bộ xử lý Nios® V.