ID bài viết: 000098817 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/05/2024

Tại sao chân đầu vào I/O (HVIO) điện áp cao bị kẹt ở mức cao trong các thiết bị FPGA Agilex™ 5?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 23.4.0 Bản vá 009, 23.4.1 và 24.1, bạn có thể quan sát thấy chân đầu vào HVIO bị kẹt ở mức cao trong Agilex™ 5 FPGA nếu thiết kế không bao gồm bộ thu phát và chân RCOMP không được kết nối trong khi chân HVIO được định cấu hình làm đầu vào hoặc hai chiều. Sự cố này không ảnh hưởng đến quá trình cấu hình thiết bị và thiết bị có thể vào chế độ người dùng.

Độ phân giải

Một bản vá có sẵn để khắc phục sự cố này cho Phần mềm Quartus® Prime Pro Edition phiên bản 24.1. Tải xuống và cài đặt bản vá 0.15fw từ tệp đính kèm thích hợp bên dưới.

Sự cố này được lên kế hoạch để được khắc phục trong bản phát hành phần mềm Quartus® Prime Pro Edition trong tương lai.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.