ID bài viết: 000093278 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/12/2024

Tại sao không thể mô phỏng thiết kế IP FPGA F-Tile Serial Lite IV với chế độ PMA một mặt?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 22.4, bạn có thể quan sát thấy rằng việc mô phỏng thiết kế IP F-Tile Serial Lite IV sẽ không thành công với cấu hình sau:

    • OPN: Thiết bị Agilex™ F-Tile có OPN kết thúc bằng hậu tố VR0, VR1 và VR2
    • Chế độ mô phỏng: Slowsim
    • Loại điều chế PMA: NRZ
    • Loại PMA: FGT
    • Tốc độ dữ liệu PMA: 17,4 Gbps
    • Chế độ PMA: TX / RX
    • Số làn PMA: >=14

    Vấn đề này là do tần số xung nhịp được tạo ra bởi mô hình mô phỏng có độ lệch cao so với tần số dự kiến, gây ra FIFO trống hoặc tràn FIFO.

    Độ phân giải

    Để khắc phục sự cố này, bạn có thể áp dụng hai phương pháp sau:

    1. Thay đổi OPN: Các thiết bị Agilex™ F-Tile có OPN kết thúc bằng hậu tố VR3 và AA.
    2. Thay đổi chế độ mô phỏng từ Slowsim sang Fastsim.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Hiện tất cả

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.