Khi bạn xây dựng dự án BMC của Intel® Open FPGA Stack (Intel® OFS) cho Intel Agilex® FPGA, bạn có thể gặp phải các lỗi sau:
Lỗi (12006): Phiên bản nút "pfl_ii_inst" tức thì thực thể không xác định "pfl_ii". Đảm bảo rằng các đường dẫn thư viện bắt buộc được chỉ định chính xác, xác định thực thể được chỉ định hoặc thay đổi khởi tạo. Nếu thực thể này đại diện cho Intel FPGA IP của bên thứ ba, hãy tạo tệp tổng hợp cho IP.
Lỗi (12006): Phiên bản nút "max10_qsys_inst" tức thì thực thể không xác định "max10_qsys". Đảm bảo rằng các đường dẫn thư viện bắt buộc được chỉ định chính xác, xác định thực thể được chỉ định hoặc thay đổi khởi tạo. Nếu thực thể này đại diện cho Intel FPGA IP của bên thứ ba, hãy tạo tệp tổng hợp cho IP.
Lỗi (12006): Phiên bản nút "i2cm" tức thì thực thể không xác định "svid_i2c_master". Đảm bảo rằng các đường dẫn thư viện bắt buộc được chỉ định chính xác, xác định thực thể được chỉ định hoặc thay đổi khởi tạo. Nếu thực thể này đại diện cho Intel FPGA IP của bên thứ ba, hãy tạo tệp tổng hợp cho IP.
Để giải quyết vấn đề này, bạn nên sử dụng lệnh build.sh biên dịch dự án. Kịch bản được cung cấp trong đường dẫn < thư mục kho lưu trữ>/lệnh sao chép.
Tham khảo phần 7.0 Quy trình xây dựng hình ảnh MAX® 10 BMC của Hướng dẫn nhà phát triển Bộ điều khiển quản lý bo mạch: Intel Open FPGA Stack cho Intel Agilex® FPGA FPGA để sử dụng chi tiết kịch bản này.