Do có vấn đề trong phần mềm Quartus® II phiên bản 9.1 SP1 và trước đó, đối với các thiết bị Cyclone® IV GX, hạn chế core_clk_out SDC được tự động tạo ra được thực hiện không chính xác và cảnh báo sau đây sẽ được tạo ra trong giai đoạn Phân tích và Phân tích.
Cảnh báo: Bỏ qua tác vụ: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
Cảnh báo: Tham <gets> là bộ sưu tập trống
Để giải quyết vấn đề này, thay đổi core_clk_out giới hạn SDC trong tên < biến>.sdc thành:
create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]
Vấn đề này không được dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Quartus II.