ID bài viết: 000086323 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/08/2012

Tại sao những hạn chế về core_clk_out thời gian của giao diện PCI Express cho Cyclone® IV GX bị phần mềm Quartus® II bỏ qua.

Mô tả

Do có vấn đề trong phần mềm Quartus® II phiên bản 9.1 SP1 và trước đó, đối với các thiết bị Cyclone® IV GX, hạn chế core_clk_out SDC được tự động tạo ra được thực hiện không chính xác và cảnh báo sau đây sẽ được tạo ra trong giai đoạn Phân tích và Phân tích.

Cảnh báo: Bỏ qua tác vụ: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
Cảnh báo: Tham <gets> là bộ sưu tập trống

Để giải quyết vấn đề này, thay đổi core_clk_out giới hạn SDC trong tên < biến>.sdc thành:
create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]

Độ phân giải

Vấn đề này không được dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của phần mềm Quartus II.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Hiện tất cả

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.