Mô tả
Bạn có thể thấy lỗi sau đây nếu nhập vào bộ thu phát có độ chính xác cao (số lượng địa điểm thập phân) refclk và datarate vào bộ thu phát trình chỉnh sửa tham số PHY trên thiết bị Stratix® V GX.
Lỗi: tham số ATX PLL 'output_clock_frequency' được đặt thành giá trị bất hợp pháp
Lỗi là do kiểm tra tính hợp pháp không chính xác trong phiên bản phần mềm Quartus® II 12.1sp1 trở lên.
Độ phân giải
Để giải quyết vấn đề này, bạn có thể giảm độ chính xác của refclk và tốc độ dữ liệu trong trình chỉnh sửa tham số PHY bộ thu phát. Băng thông của bộ thu phát Tx PLL và CDR sẽ hỗ trợ yêu cầu thực tế của bạn.
Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.