Ví dụ này mô tả thanh ghi dịch chuyển dài 64 bit, rộng một bit trong Verilog HDL. Các công cụ tổng hợp phát hiện các nhóm thanh ghi dịch chuyển và suy altshift_taps chức năng siêu lớn tùy thuộc vào kiến trúc thiết bị mục tiêu.
Hình 1. 1 x Biểu đồ cấp cao nhất đăng ký ca 64.
Tải xuống các tệp được sử dụng trong ví dụ này:
Việc sử dụng thiết kế này được điều chỉnh và tuân theo, các điều khoản và điều kiện của Thỏa thuận cấp phép Mẫu Thiết kế Intel® Design Example.
Bảng 1 liệt kê các cổng và đưa ra mô tả cho từng cổng.
Bảng 1. Danh sách cổng đăng ký 1x64 Shift
| Mô tả loại | tên | cổng |
|---|---|---|
| Clk | Nhập | Đồng hồ |
| Shift | Nhập | Chuyển đổi cho phép đầu vào |
| sr_in | Nhập | Đầu vào thanh ghi dịch chuyển |
| sr_out | Ra | Đầu vào thanh ghi dịch chuyển |