Bộ xử lý Nios® V
Bộ xử lý Nios® V là thế hệ IP bộ xử lý mềm tiếp theo, được thiết kế để mang sức mạnh và tính linh hoạt của Kiến trúc RISC-V nguồn mở đến các môi trường FPGA. Bằng cách tận dụng kiến trúc tập lệnh RISC-V (ISA), bộ xử lý Nios V cung cấp các giải pháp có thể mở rộng cho phép nhiều ứng dụng khác nhau, từ các hệ thống nhúng đơn giản đến các ứng dụng phức tạp, hiệu năng cao.
Altera đã ngừng mã đặt hàng IP Nios® II. Tham khảo PDN 2312 để biết thêm thông tin. Khách hàng được khuyến nghị chuyển sang Nios V.
Những lợi ích cơ bản
Cộng đồng RISC-V mã nguồn mở
- Tận dụng sức mạnh của hệ sinh thái do cộng đồng duy trì để rút ngắn con đường tiếp cận thị trường của bạn.
- Chọn các chuỗi công cụ, trình gỡ lỗi và hệ điều hành thời gian thực (RTOS) tiên tiến có sẵn từ hệ sinh thái RISC-V để phát triển phần mềm của bạn.
- Gỡ lỗi thiết kế của bạn bằng mô-đun gỡ lỗi Nhóm hành động Thử nghiệm Chung (JTAG) được hỗ trợ, cung cấp khả năng gỡ lỗi trên chip.
Luồng đơn giản và tiêu chuẩn với Tích hợp hệ thống dễ dàng
- Sử dụng các luồng công cụ phần cứng truyền thống, chẳng hạn như Trình thiết kế nền tảng và Phần mềm Quartus® Prime.
- Xây dựng một thiết kế từ đầu bằng bộ xử lý Nios V hoặc di chuyển các thiết kế Nios II hiện có.
- Tích hợp trơn tru với các lõi IP có sẵn trong Trình thiết kế Nền tảng.
Tính linh hoạt và Hiệu năng cao
- Đáp ứng mức hiệu năng cao và tính linh hoạt chưa từng có dành cho thiết kế nhúng của bạn với bộ xử lý Nios V.
- Không cần chi tiêu quá mức cho các bộ xử lý có sẵn có tần số xung nhịp cao và ngốn điện.
- Tích hợp trơn tru CPU, thiết bị ngoại vi, giao diện bộ nhớ và thiết bị ngoại vi tùy chỉnh.
Ba bộ xử lý Nios® V đáp ứng nhu cầu thiết kế của bạn
Bộ xử lý đa năng Nios® V/g
- RV32IM(F)Zicsr(_Zicbom_Smclic)
- Bộ xử lý Nios V hiệu năng cao nhất
- Hỗ trợ hệ thống nhúng RTOS
Bộ vi điều khiển Nios® V/m
- RV32IZicsr (Chuỗi quy trình) & RV32IZicsr (Không chuỗi quy trình)
- Hỗ trợ hệ thống nhúng RTOS
- Cân bằng hiệu năng và kích thước
Bộ vi điều khiển nhỏ gọn Nios® V/c
- RV32I(Zicsr_Zicntr)
- Không gỡ lỗi
- Bộ xử lý Nios V nhỏ nhất cho các ứng dụng điều khiển
Bắt Đầu Ngay Hôm Nay
Các tùy chọn bộ xử lý Nios® V
So sánh và tìm hiểu thêm về các tùy chọn bộ xử lý mềm khác nhau có sẵn trong Phần mềm Quartus® Prime Pro Edition. Video trình diễn hướng dẫn thiết kế Hello World bằng phần mềm thiết kế và Ashling* RiscFree IDE cho FPGAs Altera®.
Bước 1
Tải xuống Phần mềm Quartus® Prime Pro Edition mới nhất và IDE Ashling RiscFree để Altera FPGAs và bắt đầu.
Phần mở rộng Ashling Visual Studio Code hiện đã có sẵn. Tham khảo Hướng dẫn sử dụng Ashing RiscFree IDE.
Bước 3
Các thiết kế ví dụ Nios V hiện có sẵn trên Cửa hàng Thiết kế FPGA bắt đầu từ Phần mềm Quartus® Prime Pro Edition v22.4.
Sức mạnh tổng hợp của AI, TinyML và Công nghệ FPGA
AI và TinyML đang chuyển đổi các ngành công nghiệp bằng cách cho phép học máy trên các thiết bị hiệu quả, năng lượng thấp, với FPGAs cung cấp các giải pháp triển khai linh hoạt và tiết kiệm chi phí.
Đọc báo cáo chi tiết
Các ứng dụng TinyML trong Altera FPGAs
Đọc về các ứng dụng TinyML trong Altera FPGAs sử dụng LiteRT cho vi điều khiển.
Đọc ghi chú ứng dụng
Thông tin khác
Tìm IP
Hãy tìm lõi Sở hữu trí tuệ FPGA Altera® phù hợp với nhu cầu của bạn.
Hỗ Trợ Kỹ Thuật
Để được hỗ trợ kỹ thuật về lõi IP này, vui lòng truy cập Tài nguyên hỗ trợ hoặc Hỗ Trợ Cao Cấp Intel®. Bạn cũng có thể tìm kiếm các chủ đề liên quan đến chức năng này trong Trung tâm Kiến thức và Cộng đồng.
Đánh giá IP và Đặt hàng
Chế độ đánh giá và thông tin đặt hàng cho lõi Sở hữu trí tuệ FPGA Altera®.
Bộ công cụ Cơ bản IP
Miễn phí giấy phép Lõi IP FPGA Altera® nếu bạn sở hữu giấy phép đang hoạt động của Phần mềm Quartus® Prime Phiên bản Standard hoặc Pro.
Ví dụ thiết kế
Tải xuống ví dụ thiết kế và thiết kế tham chiếu của các thiết bị FPGA Altera®.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh để trao đổi các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Altera® của bạn.