Bộ phát triển FPGA Agilex™ 7 chuỗi F (2 F-Tile)
Bộ phát triển FPGA Agilex™ 7 cung cấp một nền tảng phát triển phần cứng để đánh giá hiệu suất và các tính năng của Agilex™ 7 FPGA F-Series với hai F-Tile. Đây là một bảng đánh giá mục đích chung trong hình thức PCIe với các tính năng phần cứng HPS.
Tìm hiểu thêm về các thiết bị Agilex™ 7 FPGA F-Series ›
Sử dụng Bộ phát triển FPGA Agilex™ 7 FPGA F-Series này để:
- Phát triển và thử nghiệm các thiết kế PCIe 4.0 sử dụng bo mạch phát triển tuân thủ PCI-SIG.
- Đánh giá các tính năng và hiệu năng của SoC bằng Hệ thống Bộ xử lý cứng (HPS).
Bảng 1. Thông tin đặt hàng
Mã đặt hàng |
Kiểm tra Tình trạng Còn hàng của Nhà phân phối |
Thiết bị FPGA Agilex™ 7 chuỗi F |
|---|---|---|
| DK-DEV-AGF023FA | AGFD023R24C2E1VC (Silicon sản xuất) | |
| DK-DEV-AGF027F1ES | AGFB027R24C2E2VR2 (ES Silicon) |
Bảng 2. Nội dung và Các tính năng của Bộ phát triển
| Bao gồm những gì | |
|---|---|
Bo mạch |
DK-DEV-AGF023FA: Bảng phát triển Agilex™ 7 FPGA F-Series gắn với thiết bị Agilex™ 7 FPGA F-Series, (AGFD023) trong gói 2340A BGA (2x F-Tile). DK-DEV-AGF027F1ES: Bảng phát triển Agilex™ 7 FPGA F-Series gắn với thiết bị Agilex™ 7 FPGA F-Series, (AGFB027) trong gói 2340A BGA (2x F-Tile). |
Thiết bị |
DK-DEV-AGF023FA: AGFD023R24C2E1VC hoặc DK-DEV-AGF027F1ES: AGFB027R24C2E2VR2 (Chỉ hỗ trợ PCIe 4.0 x8 trên Bộ phát triển phiên bản ES) |
Hệ số hình dạng |
1x ngón tay vàng PCIe 4.0 x16 được kết nối với bộ thu phát F-Tile. |
Các tính năng và Đầu nối |
Giao diện PCI Express* (PCIe*) x16 hỗ trợ điểm cuối Gen 4 được kết nối với đầu nối biên PCIe* x16 (gold edge fingers). 1x giao diện mô-đun quang QSFP được kết nối với bộ thu phát F-Tile. 1x giao diện mô-đun quang QSFPDD được kết nối với bộ thu phát F-Tile. 1x giao diện PCIe*/CXL hỗ trợ giao diện x4 được kết nối với đầu nối MCIO. |
Bộ nhớ DDR |
Hai khe cắm x72 DIMM hỗ trợ mô-đun bộ nhớ DDR4-2666 hoặc DDR-T. Giao diện thành phần DDR4 x40 đơn cho bộ nhớ bộ xử lý HPS. Chỉ có một mô-đun DDR4 DIMM (8GB) được cung cấp trong mỗi bộ phát triển. |
Buồng (QSFP) |
1x lồng QSFP cho giao diện mô-đun quang học được kết nối với bộ thu phát F-Tile. 1x lồng QSFPDD cho giao diện mô-đun quang học được kết nối với bộ thu phát F-Tile. |
Giao diện HPS |
Hỗ trợ khe cắm thẻ ETH, UART, SD và, eMMC thông qua thẻ con HPS IO48 OOBE. |
Cáp và Bộ điều hợp |
Cáp micro USB2.0, cáp Ethernet, bộ điều hợp nguồn 240W và dây NA/EU/JP/UK, cáp chuyển đổi nguồn ATX - 24 chân sang 6 chân. |
Phần mềm |
Giấy phép một năm cho phần mềm thiết kế Quartus® Prime Pro Edition có sẵn khi mua bộ công cụ. Tham khảo Cài đặt và Cấp phép Phần mềm để biết thêm thông tin. |
Bảng 3. Tài liệu
| Tệp Thiết kế | Mô tả nội dung |
|---|---|
| Hướng dẫn sử dụng | Tài liệu về cách thiết lập bộ phát triển và sử dụng phần mềm đi kèm (Quartus® Prime và gói cài đặt). |
Gói Trình cài đặt |
Một tập tin cài đặt duy nhất chứa:
Tải xuống và giải nén Tệp thiết kế trước tiên, sau đó cài đặt Hệ thống Thử nghiệm Bo mạch. Lưu ý: Vui lòng xem KDB nếu gặp phải Máy chủ JTAG Hết thời gian chờ khi định cấu hình với phần mềm Quartus® Prime v20.4. |
Biểu đồ bo mạch |
|
| Thiết kế tham chiếu hệ thống vàng Agilex™ FPGA chuỗi F (2x F-Tile) |
Trang GSRD Agilex™ 7 F-Series trên Rocketboards.org có hướng dẫn để bắt đầu thiết kế phần cứng và phần mềm sử dụng HPS trên Agilex™ 7 FPGA F-Series. |
Lưu ý:
Người mua tuyên bố rằng họ là nhà phát triển sản phẩm, nhà phát triển phần mềm hoặc nhà tích hợp hệ thống và thừa nhận rằng sản phẩm này là một bộ đánh giá không được FCC ủy quyền, chỉ được cung cấp để đánh giá và phát triển phần mềm và không được bán lại.
Thông tin khác
Cửa hàng thiết kế
Các ví dụ về thiết kế FPGA Altera® cung cấp các giải pháp hiệu quả cho những thách thức thiết kế phổ biến. Truy cập Cửa hàng Thiết kế cho FPGA Altera® và RocketBoards.org để tìm hiểu thêm.
Cộng đồng hỗ trợ
Tìm các giải pháp, xem bình luận và tương tác với những người dùng Intel® khác trên thế giới.