Giới thiệu về SDC-on-RTL và Phân tích thời gian sớm

Mô tả

Phân tích thời gian đóng một vai trò quan trọng trong chu trình thiết kế FPGA và các ràng buộc chính xác là điều cần thiết để đáp ứng các yêu cầu về thời gian. Phần mềm Quartus® Prime Pro cung cấp tính năng SDC-on-RTL, cho phép bạn áp dụng các ràng buộc trực tiếp cho các chân phân cấp trong thiết kế RTL của mình. Trong video này, chúng ta sẽ khám phá các nguyên tắc cơ bản của SDC-on-RTL và đi sâu vào những lợi thế mà nó mang lại cho các dự án thiết kế mới của bạn.