Phân tích thời gian phần mềm Intel® Quartus® Prime Pro - Phần 5: Ngoại lệ về thời gian

Xem

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652972
2021-09-08
Public

Mô tả

Đây là phần 5 của khóa học 5 phần. Bạn sẽ tìm hiểu và cách áp dụng các ngoại lệ thời gian, đường dẫn sai, đường dẫn đa chu kỳ và độ trễ tối thiểu và tối đa bằng cách sử dụng định dạng Synopsys * Design Constraints (SDC) trong Trình phân tích thời gian trong phần mềm Intel® Quartus® Prime Pro v. 20.3.